首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 423
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
91i-PAR引擎:错误:“Xilinx不是标识符”
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
91i平移引擎:“/bin /SH:PAR:未找到”
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
91i使用Burne shell衍生工具(KSH或BASH)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-X-Wi32窗口中的Solaris安装失败,出现段故障或堆芯故障
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i安装-ViTeX-E-V2600部分不能在基础系列中使用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IXST-“FATALHOLLATE:XST:ListStudi.C:508:1.14——数据损坏(ListDelSHIFT)-坏索引进程将终止。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST-XST不尊重在HDL中声明的寄存器范围(命名约定)
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
4.1i CPLD XPLA3CPLDFIT -“TF”定时参数从XCR3032 XL从1.2变为0.5纳秒
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
63I模块化设计——如何实现包含三态缓冲器的模块(BUFT/BUEF/TBUF)?
4
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
1.1个DSP系统生成器在运行“生成”过程时出错:“Jnetlister错误:没有子进程等待……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
X12V8000中的4.1i VIETEXⅡPAR问题路由交织器核心设计
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
4.1i VIETEX-E PAR路由器可能过载缓冲区,导致定时不足。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i EAIP1核心生成器Reed-Solomon V2.0在4K/Spartan家族中的设置违反和错误仿真结果
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
10.1 EDK-什么是正交码?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
4.1i ViTEX II MAP PC映射器的行为与Solaris不同(并导致仿真失败)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEX II PAR额外努力(-XE 2)级别2导致崩溃
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTeX-MAP-由于GCKIOB计数错误而出现不正确的映射错误。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
PLIC4.4.2(POSS-PHY L4)V3.X-VHDL仿真PL4不适用于缺省参数
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)V6.2——PL4 V6.2和V6.1所有已知问题的列表
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
VRTEX-II——为什么VRN、VRP和VREF引脚可以用作方向的输入,当它们可以用作双重功能时?
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
LogICOR SPI4.2(POSS-PHY L4)PL4核心支持动态校准和/或训练模式吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEX I/-II Pro/-II PROX -如何使用这些器件进行EMI减少?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGAExpress许可证文件错误的基础- DPM:没有这样的特征存在。PCM:不是有效的许可证
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
4.1i CPLD XPLA3TSIM负边沿触发产品项时钟故障时序仿真
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
McBLASEZ-CAN微闪存可以执行OPB(片上外围总线)的指令吗?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
3.2 EDK-EDK支持哪些操作系统平台?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
MiMbLaZe-微Power处理器取决于PowerPC核心吗?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
4.1i安装-在从CD安装工具之后,它们不启动,或者发出“命令未找到”错误(UNIX环境)
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
4.1I BITGEN—DRC警告:“设计规则:331 -块检查:悬空Xuffe输出……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ViTEX II Par引导的PAR崩溃在PC上,或“InnalAlxError:SimultCalc:BasdMin.C:240: 1.29 GETLoad RelayNo..…”被报告。
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
206
207
208
209
210
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
423
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则