首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i ViTEXII PAR——当建设性砂矿运行时发生碰撞
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEXII PAR – PAD报告给出了一些引脚的不正确的Bank编号。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i映射-“错误:包:311”报告时,我使用RPMYGRID。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i约束编辑器- LVDS CLK输入没有显示为时钟。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
VIETEX II,DCM -有可能增加相移超过1/256步使用可变相移?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i XST -ViTEX II Pro时序报告在Windows 2000上产生很长时间
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i xST -“错误:xST:850”项目文件.v,行XX:不支持的语句
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST -“InthalAuthError:XST:CMAN.C.300 4:1.63”/“FATALOLIGRATE:XST:可移植性/导出/ PurthMalm .H:116:1.9”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i核心生成器-安装更新到网络从PC需要几个小时,当我使用更新安装工具
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
* ObSeleT*4.1i影响-第三方BSDL文件导致没有错误消息的影响关闭
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1i影响- 9500 / XL/XV -冲击擦除器件已被读取保护
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i ViTEX-II MAP-“FATALOLIGROUP:MAP:可移植性/导出/ PurthMinim.H:116:1.17”(仅Windows)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i CPLD XPLA3HPROF6-“意外错误(WRBMXPL3.C)”在JEDEC生成期间被检测到
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IMAP -“错误:设计规则:486 -块检查:无效的DCM反馈回路。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VyTEXII,Mult18x18s——我在哪里可以找到流水线乘法器的文档?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.1ISIS-设置一个自定义文件,使用“浏览”结果在MODESIM错误中执行文件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1ISIS-当远程源存在时,“删除实现数据”命令不删除频谱流中的EDN文件。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i在Solaris上的ISIS项目导航器:“帮助-查找”函数不起作用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1ISP3 FPGA编辑器-添加探针后,为什么程序崩溃时,我运行BITGEN或DRC检查?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
4.1I模块化设计,PAR -“FATALOLIORATION:路由:BasrStuth.C:169:1.8-进程将终止。”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1I HDL Bunter——我如何在4.1i软件中启动和使用HDL Bunter(而不是3?x)?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
81I VITEX-II MAP-“警告:设计规则:549 -块检查:意外的DCMProgram。对于DCM COMP“X”,当使用CKKFX或CLK180引脚时,必须指定CKYNLY周期属性…
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
*ObSeleT*4.1i PROFEGNEN:在X4.1软件中没有XC17S300支持
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1i VIETEX II BITGEN -“BITGEN:218”警告消息发布时,Xill ButhGun-VixTe2ES设置
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i CPLD XPLA3-时序约束不遵守
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i安装-我没有文件夹“伙伴产品”来安装模型
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i核心生成器-安装核心工具:添加到安装队列的包是不可见的
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i CPLD XPLA3HPROP6-从Xilinx软件产生的JEDEC不禁用ISP引脚(JTAG)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Reed Solomon V2.0——V2.0与V1.0有什么新区别
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
PLIC-4.2(POSS-PHY L4)V3.x——PL4核心时钟减少方法
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
204
205
206
207
208
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则