首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i安装-如果在安装文档后错误的CD放在CD-ROM驱动器中,Windows 98崩溃
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i安装-“添加器件”安装功能将不安装选定的新器件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i安装-在达到4%完成后,我的安装失败了Java.EXE错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i安装-核心生成器和XPOWER GUI不在UNIX WS上启动
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i安装- Solaris错误:“您必须安装一个Solaris修补程序来运行Java运行时的这个版本。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1I VIETEX II PAR砂矿不报告定向砂矿失效。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
我如何瞄准LeonardoSpectrum的辐射硬核(RADHARD或QPRO)VIETEX部件?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i XST—XST支持ISE版本5.1i中的Verilog 2001吗?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i ViTEX-IMAP——“FATALOLIGROUP:MAP:PoTr.Maun.H:116: 1.17——这个应用程序发现了一个无法恢复的异常情况。”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1安装错误:“在指定路径中找不到动态链接库LbthRead .dLL。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEXII PAR -“FATALL错误:路由:BasrSnsial.C:169:1.8-进程将终止。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I ViTEX II PAR砂纸印刷混淆了“重叠范围约束”的信息。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEXII PAR砂纸失败,没有错误消息。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
ROCICORE正弦余弦查找表(Sin COS LUT)V3.0~4.1i核心发生器正弦波/余弦查找表V3.0在块ROM被使用时不生成
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogICOR直接数字综合(DDS)和正弦/余弦LUT V4.0和4.1IMAP -为什么MAP失败的“错误:包:679 -不能服从设计约束。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
在安装目录路径中不允许使用11个EDK-空间
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1i安装-设计管理器错误:“特定的部分无效或不支持。请指定一个有效且支持的目标部分。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i XPOWER -为什么电池寿命和结温度字段不更新后,我改变一个信号频率?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i核心生成器-错误:“BLKMEMSPYV3V2错误的端口不兼容模式”在尝试从ISE GUI调用MODSIM时发生
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i约束编辑器- LVDS CLK输入不显示为时钟
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
4.1i项目导航器-映射属性“映射到输入函数”不包括7或8作为VIETEX II的选项
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
SPARTAN-3家族,ViTEX II,DCM——CLKDV和CLKFX有可能与CKK0的同一上升沿相位对齐吗?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Xilinx/保形形式验证流的Cadence保形支持
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
SyopOS-形式-支持Xilinx/Falm形式验证流
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEX-II MAP-在使用“-Times”选项时发生崩溃
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEXI/VIETEXII PRO-DCI不像我预期的那样工作。如何调试?(XCITE)
1
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.1i ISE项目导航器-启用本地反馈结果中的错误,包括“CPLDFIT.TCL完成:退出代码失败:65535。”
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
4.1i核心生成器内存编辑器-我无法通过选择“文件->保存”(COREGen拒绝创建文件)来保存内存块编辑
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i在CAE库CD上安装-指导库并报告“javaLang.OutOfMeMyOrthRebug”
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
4.1i ViReX-E映射-“FATALLYORLATION:MAPLIB:BASMFRAG.C:1180: 1.24 -输出引脚数不等于1”。
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
203
204
205
206
207
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则