首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1IS8项目导航器-添加源文件时的JHDPARSE错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1i CPLD CPLDFIT -“警告:HI1014”或“CPLD:939 -无法映射所有期望的信号…缓冲信号”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I项目导航器-
“宏”与“宏”
不再提供“宏-宏”的HDL库。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i项目导航器“删除执行数据”在源代码设计的退出代码65535中失败
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i安装-UNIX工作站安装似乎需要很长时间。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1i安装- FPGA Express在Windows 2000安装期间似乎挂起
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i映射-映射似乎挂在所有机器与AMD处理器。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i安装- Solaris 2.7/5.7所需的补丁是什么?我在哪里可以买到呢?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IXPLA3CPLDFIT -当PIN被锁定到JTAG引脚时,它没有在fitter报告中列出。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
HDL Bunter——当我创建一个新的测试台波形源时,对话框中文件名的字母被忽略。
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
4.1i设计管理器- RevEng:更新系统注册表失败。请尝试使用注册表
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i图-隐藏映射开关可以用来写入设计(NCD),即使它不适合。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
101i ViTEX-II MAP- IOB封隔器无法使用LOC=UNBXX约束指示的未焊盘
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.1i ViTeX-MAP -寄存器是LOC将切片在IOBs结束。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i ViTEX-II图-在不相关的包装过程中发生碰撞
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1IVITEX-E MAP封隔器丢失进位链包和进位链结束。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i FPGA编辑器-当设计关闭时,不会恢复所有内存。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i FPGA编辑器-定向路由约束对话框中的“帮助”按钮不起作用
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i FPGA编辑器-错误:FPGA编辑器:307 -不能手动路由内部宏网络
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
11.1 NGDBug——命令行中的切换更改不能确保EDF2NGD重新运行
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i Floorplanner-在编辑和应用一个新的颜色后,编辑\颜色对话框消失
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
4.1i平面设计器-从项目导航器/ DM /命令行启动时不显示进位链
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i平面规划-当使用文件读约束时,进位链被损坏
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1I平面刨床-进位链没有按4.1i FNF正确的顺序显示。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I平面刨花板-飞溅屏幕悬挂/冻结在Floorplanner
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ViTEX-E MAP MAP不将RLOCK起源转换为单光子RPM的PCF LOC约束
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTex/ViTEX II MAP – MAP中不相关的合并可能导致放置不当,导致长路由延迟。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i时序分析器ViTEX II注册乘法器未被列为端点
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i图-“警告:MpHelpServer:9禁止站点”AD24“不匹配这个包中的任何站点。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i时序分析器-查询网报告轮延迟到最近的纳秒
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
209
210
211
212
213
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则