首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1IVIETEXII映射区域组汇总错误计数分布式双端口RAM计数
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-当我从一个网络位置运行Xilinx工具时,报告了一个“访问拒绝”错误。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
3.1i核心生成器IP4:并行乘法器VY3发出内部错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I核心生成器-双端口块内存仿真警告:“设计错误:超出范围内存选择Stuffina……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IIS-综合工具如何将寄存器/触发器推向Virtex族的IOB?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
一个项目导航器GUI在Solaris平台上无法打开
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-在网络安装后,FPGA Express不工作
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
项目导航器-“再生核”过程不会为当前项目设置重新生成核心
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i CHIPVIEVER在线帮助不能在Solaris上正确启动
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
4.1IXST-当IOB Xilinx特定综合选项设置为“AutoX”时,XST将写入IOB=“false”或“true”。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IVIETEX II PAR手动干预,以满足紧(1纳秒)BLKRAM -FF定时规范。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3状态条件下的5.1i约束编辑器输出不被识别
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5、X模块化设计——如何实现5×x软件版本中的模块化设计流程?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i NGDBug LogiCORE PCIX -“警告:NGDBug:479 -输入垫网’RSTYN ‘驱动一个或多个时钟负载应该只使用专用时钟缓冲器……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i ngdBug LogICORPCI-“警告:NGDBug:440 -FF基元”XPCIRAPRES/XPCIIGNOR/XPCIIL PAR64 C“有一个未连接的输出引脚”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
2.2i NGDBug,LogICORPCI/PCI-X -“信息:NGDBug:757 -对Net……的约束被附加到等效的网…”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i项目导航器“…在Script pCddFIT.TCL中……错误:‘无效命令名’-NoMLopt’。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i项目导航器-项目导航器XST属性被XST忽略
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i约束编辑器VIETEX-E的电压范围不正确
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1i项目导航器-无法选择路由后的EDF/VHDL/Verilog(时序)仿真网表
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i项目导航器-“错误:iBISWORK: 35–-G选项值是XC9500 XL所需要的。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i CPLD -ABEL测试矢量时序仿真失败
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
1.1i ngdBug LogiCORE PCI-X-Error:NGDBug:393——在设计PCIXTopToIP中找不到
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
一个PAD组的5.1i约束编辑器和偏移输出约束是不可编辑的
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX II PAR砂矿可能在DCM驱动多个BUFGMUX的情况下产生非法放置
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ViTEX-II PAR -如果宏是进位链的一个子集,则砂器不能正确对齐进位链。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i逻辑Logi PCI—66 MHz PCI LogICOR未能引导,导致其计时失败
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IXPLA3CPLDFIT -fitter报告显示,使用过多的引脚。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i模块化设计——“FATALOLIGROUP:SUP:XVKAPFASTFITCTER:C:91: 1.28 -TBUFSET包含TBUF……”
1
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST-XST报告综合的第二次运行时出现错误。
xilinx_wiki
7年前发布
5
0
0
上一页
1
…
208
209
210
211
212
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则