首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
* ObSeleT*4.1i的影响-冲击不会取代位文件与.MCS或.EXO文件从从属序列或SelectMAP
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
* ObSeleT*4.1i影响-当文件不包含向量时,XC9588XV-FG256上的功能测试显示错误的错误
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
*过时的*4.1i影响-“分配新的配置窗口”出现即使器件不支持-DUP到SOLN12737
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i xST -“错误:ngdBuff:604 -逻辑块”Tope/StasyTrimeNoNess与类型“MuleMyNeX”未展开。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
4.2i基础原理编辑器-错误:“SC:太多信号:检查无源,无负载网络和多个驱动程序中止……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i项目导航器-使用ABEL总线符号的几个属性导致引脚错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i跟踪(TrCE)/时序分析器-跨多个约束的跨时钟域路径使用不正确的周期要求
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1i时序分析器/TrCE(跟踪),FPGA编辑器,PAR工具在时序分析中崩溃,当它们组合运行时
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I跟踪(TrCE)/计时分析器-百分比覆盖率从以前的软件版本减少。为什么?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i跟踪(TrCE)/时序分析器-路径标题中的源和目的地可能与细节路径中的源和目的不匹配
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
4.1i约束编辑器-如果时钟被实现为“圆网”,则约束编辑器将挂起。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i约束编辑器-选择IOB打包控件中的锁存实例导致内核转储
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础仿真器-多个“时钟”关键字使用相同的时间为所有时钟
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2个产品设计师- VCS/VCSI VerTEX II专用组件不适用于VCS/I Verilog仿真器
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2个产品设计器- VCS/I未能在UNIISM库(UNIX平台)中编译大写Verilog文件名
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
2个产品设计师——SpeedWave未能在智能模型安装区域中找到Wi32.LIB
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
2个产品设计师——当输出EDIF时,需要“抑制双引号”。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
使用EPDCORE调用核心生成器时,报告了2个E-产品设计器-一个“路径未发现”错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2个产品设计师——“VDRAG-E-1086:无效的块名GTYAURROAY1(Verilog)”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2个E-产品设计器-组件上的字符串属性需要两套双引号(Verilog)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IVITEX-II PAR-RROCK起源VRTEX II:RPMS应与原始宏源相同的切片类型放置宏。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEXII PAR路由器行为改变,如果设计是“不可能”路由的话,它将退出。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
当仿真ViTEX II中的专用注册乘法器时,SI1PRES-X′生成不正确。(VHDL,Verilog)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.1 FPGA编辑器-当打印或使用打印预览时,出现一个额外的(空白)页(第0页)
xilinx_wiki
7年前发布
43
0
0
xilinx_wiki
4.1i FPGA编辑器-要被调试的位文件的名称不能确定、不存在或不可读。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
61 FPGA编辑器——当我在Windows中双击一个“.NCD”文件时,文件不打开。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i FPGA编辑器-名称过滤器试图大写一个搜索“Bufg *”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i FPGA编辑器-路由器在两个点之间自动漫游时挂起
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i FPGA编辑器-繁忙的光标不会出现在整个操作的长度。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i约束编辑器——当从LVPECL将IO标准更改为另一种类型时,不执行更改。
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
210
211
212
213
214
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则