首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 420
关注 120
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1 RTSL与XST生成的网表之间的I XST仿真失配
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i XST-XST在Verilog中错误地处理总线上的逻辑否定。(a)b)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1IXST-XST创建一个具有比NGDBudio可处理更长的行的.EDN文件。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i CPLD HPREP6-何时将为XC9500 XV家庭启用JEDEC支持?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i CPLD XC9500 XL HIPOP XC9528 8XL 6速度等级计时值已更新。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
3.1ISP7时序分析器-我不能在宏编辑器中复制和粘贴
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
4.1i ViReX-E映射-映射在HP机器上运行非常缓慢
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
NETGEN时序仿真:“{错误:TSTPBROC.TF(45):非法输出端口连接(第一连接)”(VHDL,Verilog)
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1ViTEX-II MAP- ORCY电路在相关的封装过程中导致致命错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
默认情况下导出3.3i基础- SimopsS时序约束。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i XST——为什么XST似乎在生成的网表中重命名我的总线?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTEX I/-II Pro/-4/-5/6 IbIs/SPICE模型- IIS或SPICE仿真如何解释DCI阻抗值?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i ViTEX II -我可以配置一个BLVDS /总线LVDS IOB在ViTEX II?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1i设计管理器-当使用VNC登录时,我遇到:“WAND/U警告(213):调色板模式只支持8位伪彩色”
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
3.1iSpartanII -为什么我安装了一个Service PACK后SpartanII速度文件变了?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
* ObSelt*3.1i JTAGProgrammer- JTAGProgrammer软件不与VIETEX II加密的比特流一起工作。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
* ObSeleT*3.1i JTAGProgrammer-XC9500 XV器件Program支持
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i核心生成器乘法器V3.0:VSS中出现“数组下标越界错误”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1i ViTEX II PAR砂纸忽略了IOBs的LOC约束。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I SP7/SP8 VIETEX PAR计时得分在V2000设计上发散
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i SIMPLICS、NGD2VHDL、NGD2VER,不使用SDF文件进行后置路径和路由仿真。(VHDL,Verilog)
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.1i许可——我如何在同一个服务器上运行两个浮动许可证文件?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
SpartanII -是不同大小的器件在相同的封装足迹兼容?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
Reed-Solomon编码器教程-错误打开PGM文件
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
用于DSP的系统生成器——“错误使用==JavaAy方法”。没有类COM.xilinx.ysGun.CoeFunc.*可以位于Java类路径上。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i SP8- 3.1i服务包8更新
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
基础ISE3.1i ECS-当我创建宏时,“Vhdl(Top.sCh)错误:在D(0)上的I/O标记丢失的PIN”出现在设计流程中
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ViTEXII PAR砂纸错误:“位置:XPLSTBTASKMinCt.C:47∶1.13”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1i速度文件服务包8 – VyTeX-E版本1.60修复:更长的网络延迟为-8比-7;V300 E-6PCI64/66内核
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i许可——在重新格式化硬盘时,C卷ID改变了,我的旧节点锁定许可不起作用。
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
220
221
222
223
224
…
368
下一页
跳转
120人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
420
阅读
24.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则