首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 420
关注 120
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i约束编辑器- Dr.Watson错误:“异常:访问违例0xC000 000,地址0x079E950”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i COREGEN——当我用现有的XCO生成一个核时,“α错误:无法识别的核心参数”
“并且报告了类似的错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1IXST误差:(VHPY3024)。无法读取库单元[设计]。它已经存储在预定义的库单元之前…
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i TrCE(迹线)、VyTEX-II和VelTEX II的快速打印在电压降低时失败
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
3.1i ViTEXII PAR -“InnalAlxError:SimultCalc:BasNealTime.C:87:1.6-节点不在信号上的GETNODATEMS”。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i约束-是否可以用一个UCF线声明单个网络的多个约束?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i VIETEXMAP——XORCY被误认为是LUT,这导致了包错误。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
3.1IVITEX-E映射-映射崩溃后打印消息“运行定向包装…”(Solaris)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ViTEX-II MAP-“错误:MAPLIB:289 DCM符号……”(过度限制DCM DRC规则)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i ViReX-E映射-“FATALOLUTROLL:PACK:PKTVRMUX.C:355:1.4.22.2-F5多路复用器……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
31 i VIETEX II PAR砂纸在DCM应用程序中以“错误:位置:1781…”失败。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX II -GCKXX和GCKXP位于器件的相对两侧。这是正确的吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i CPLD XC9500 HITOP -非法优化导致输入被删除或不正确的逻辑实现。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.1i安装-完全卸载和重新安装Xilinx软件的说明
xilinx_wiki
7年前发布
120
0
0
xilinx_wiki
4.1i安装——Windows 98、NT、2000:如何在紧急情况下编辑注册表
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
示意图-“错误:纲要编辑器-网”“一些网有类似的名字……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
61i CPLD CPLDFFIT,HITOP/CPLDFIT和HPREP6的命令行选项是什么?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ViTEXII PAR -“FATALLYORLATION:地方:BasPrMcRabas。C:432∶1.822.1 -坏宏……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i VIETEX PAR -“错误:设计规则:475 – NETCHECK:不正确的路由。信号传输协议<0>路由过多的无缓冲连接……
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1IXST警告:“NGDBug:463 -输入PAD网‘iBFiNeNet’有非法输入缓冲区”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
我如何实例化DCM并传递HDL中的属性?(VHDL/Verilog)
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
ISI——如何在项目导航器GUI中指定高级命令行选项?(属性或选项在GUI中不可用)。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1i核心生成器——3.1i IP更新3(DYIP3)中的已知问题
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
VIETEX-DLL不会在热插拔应用程序中被锁定
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
3.1i核心生成器-在数据表或GUI中报告的延迟与仿真结果不匹配
1
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
11.1 NGDBug -“错误:NGDBuff:%-s %PAD NET ‘%s’有非法连接xBuffer-= %s xLID=%d xSyrNe==%s”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
LogICORPCI-有一个可综合桥设计的VHDL版本吗?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
SypLIV化,ViTEX II -实例化DCM在同步网表中成为DCMY1。
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
5.1i XST——如何使用init属性初始化LUT?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
3.5 FPGAExpress-负时钟边沿触发器在4K设计中不使用可用资源
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
224
225
226
227
228
…
368
下一页
跳转
120人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
420
阅读
24.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则