首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i XST——如何使用init属性初始化LUT?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
3.5 FPGAExpress-负时钟边沿触发器在4K设计中不使用可用资源
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
DimeSimulink仿真:DCM和CKDLL模型的输入和输出时钟看起来不去偏斜(VHDL,Verilog)
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
3.1i安装-是否需要下载与基础3.1服务包7的所有三个模块?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
3.1i XST-VHDL计数器综合错误逻辑
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
3 x FPGA Express——FPGA Express忽略三态IOBs上的LOC属性
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MODESIM Xilinx版本(MXE)-是从“PRIF.TCL”文件到另一个“.TCL”文件的支持吗?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
CPLD ChansRunter——TCONFIG和Tinit规范是什么意思?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
基础3.1I:错误报告在综合时不可用。Service PACK 7。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础2.1i,3.1i -找不到许可文件,表示崩溃,但环境变量被设置
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
WebPACK 3.3 AdDL2Buff-在使用XST流编译ABEL文件时报告“AddL2BLIF.EXE文件//s/fim.cxx中的断言失败的运行时错误”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
XPLA ISPProgrammer-(器件γ)不符合(可能未知的)设计文件!-操作中止。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1i ViTEX-II DCM -在DCM的两个输出之间看到大偏斜
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1IHDL BeCHer–配置语句处理不正确
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i ViReX-E映射-与BSCAN使用相关的致命错误(“找不到BEL…”)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTEX/E/II,DLL -对CKFFB反馈路径的总延迟是否有限制?(CKFFB-Delay-ValEXEXT)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I核心生成器-乘法器V2Y0VHDL行为模型(MultTyGyV2V0.0.VHD)在编译期间引起“非法引用信号”错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i ViTEX II MAP错误:PACK:269 -无效的“CKDVVLILL”属性
“在CKDLL符号上找到”。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
XTrME DSP安装指令-当安装系统生成器时,是否需要在步骤3之前执行步骤4?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
ViTeX-E,SpartanIIELVDS -我需要外部终端电阻吗?
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
4.1i PAR设计在Windows 2000上运行比在Windows NT上花费更长的时间
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I CPLD 9500/XL锁存器在时序仿真通过时表现出奇特的行为。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i基础-我可以在没有管理权限的情况下运行基础3.1i吗?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
4.1i核心生成器异步异步FIFO-MAP“错误:包:679 -不能遵守设计约束”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.2i核心生成器-18×18(签名)乘法器ViTEX II使用太多乘法器块。
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
ViTeX配置-当使用StuttupWieldDLL选项时,该部分不配置(完成的引脚保持低)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F3.1I-对ABEL文件的语法检查会导致微软VisualC++运行库错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGA通用硬件-下冲/过冲危及器件的可靠性吗?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
3.1IVITEX-E PAR砂土碰撞后立即选择DRC。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i许可——在FLULM许可证管理器中,出现一个对话窗口,它要求许可证位置:“创建对话框中的错误”
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
225
226
227
228
229
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则