首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
DSP的系统生成器——Matlab“FixPT”网关与Xilinx定点网关的区别是什么?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i NGDBug -系统生成器为DSP -“错误:NGDBug:201 -一个EDIF值已经超过最大字符串限制……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块化设计-映射“错误:包:683 -不能同时包装下列符号……”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
用于DSP的系统生成器,在Windows 98上提取文档时挂起。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
我如何修改ISE文本编辑器中的颜色设置?
xilinx_wiki
6年前发布
78
0
0
xilinx_wiki
3.1i VelTEX-E映射-映射崩溃在Solaris在“运行定向包装…”由于坏LOC的。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I核心发生器-乘法器生成器V3:顺序类型:给出错误的输出结果。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
BSDL—XC18V00:一个HP3070测试仪错误报告“寄存器长度必须在1到25000之间!”对于18V00 BSDL
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTeX-有没有办法使未使用的I/O 3状态而不是下拉?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
5.1i核心生成器-DYIP2:流水线分频器V2.0延迟不正确
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
XPLA ISPProgrammer-“I/O错误19”。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
芯片显示器-我如何使用CHIPSIONE内核插入器与基础ISE 3?X/ 4?x?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i映射错误:“MAPLIB:102 -BUFG符号……驱动CKDLL也必须由CLKDLL驱动。”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3 x FPGA Express——当端口被分配到逻辑“0”或“1”时,错误“NGDBug:397找不到网络”。<>在设计中出现。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1I平面刨床-RPM在Floorplanner上下移动一半
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
11.1个约束——我如何将四个SRL16组件锁定到一个CLB中?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.0.1系统生成器用于DSP-FIR模型不起作用,给出了错误:“没有静态Java方法”GETRESULTFACE“为Java类的COM.Xilinx.IP……找到”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IS6基础开放式约束编辑器在Win 98系统上产生XILPL:无效的切换消息
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.1i核心生成器——Verilog行为仿真在核心上报告“端口连接太少”警告
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3NGDNNO-NGDANNO可以为XMUXDDR组件编写不正确的SDF文件。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
VIETEX II -CS144和FG256包不具有DXN和DXP引脚
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
3.3I TrCE/时序分析仪- ViTEX的额定温度给出不同的结果。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i NGDAANNO运行NGDAANNO与.NGM文件在CLK端口上创建了很大的延迟。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
MTI时序仿真-设置违反是由NGANDNO引起的,而不是在同一片中的SRL16和FF之间注解延迟。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i SP7-3.1I Service PACK 7更新
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
FPGA编辑器——如何创建一个硬宏?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
3 .x FPGA Express——指定ViTEX II的I/O标准(LVDS、LVPECL、IFDFDS等)-(错误:NGDBuil: 467)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1IXTS- XSTaborts,当使用某个Verilog参数构造时,存在内部错误。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I XST XST输出在包含某些阵列结构的设计中失败。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i xST -“错误:ngdBuff:432 -逻辑块’RAMOLIVE实例”类型为“RAM64 x2Sy1”未展开
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
226
227
228
229
230
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则