首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1i XST-XST支持VHDL中的TraceTeleOff/TestRelex约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST-XST在使用记录类型时经常会出现内部错误。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1IVITEX-E图-在相关包装过程中崩溃。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTEXII映射-如果RAMCs与RAM64 X2或RAM128X1一起使用,则可能发生无效的包错误。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i基础-2V40、2V80和2V250器件缺少CS144包。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3基础IS-VIETEX II 2V40、2V80和2V250应该有可见的CS144包。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i基础ISE——“启用Verilog预处理器”属性不起作用
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i基础ISE模板缺少项目导航语言助理
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE,SypLIST-软盘驱动器(A:)在综合过程中被访问。(Windows 98)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViTEX II MAP-封隔器改变以防止VDTEX II切片中的DP/SP RAM组合。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3…1ViTrime-映射设计与无效垫LOC崩溃在定向包装。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装- Service PACK 6在提取文件后失败
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1ViTEX II PAR设计与块RAM具有不可替代的组件。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1ViTEXII PAR问题与LVDS合法性检查发现。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViTEXII PAR砂子不尊重切片上的LOC约束
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViTEX II -PAR耗尽了VelTEX II设计与区域组的内存。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i VIETEX II PAR-PAR警告:“路由:49 -信号“GualLaLogLog0”没有负载,所以没有路由。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i项目导航器/核心生成器IP2 -双击.XCO文件,为CyeGEN带来了对异步FIFO内核的不正确的界限。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i VIETEX PAR -路由器已经改变了,所以当用户线约束被分配给网络时,总是使用骨干资源。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i unsim,SimPrim-限制VLTEX和Sptri II器件的CKDLL和DCM仿真模型(VHDL,Verilog)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
4.1IXST-XST不支持“预定义属性”VHDL表达式。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i安装-使用Windows 2000操作系统不将分配的ID号分配到分配的空间中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
示例:“错误:NGDBug:类型432的逻辑块’xx”
“未扩张”
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3.1I COREGEN-32 IIPIPUPDATE2包含BLKMEMSPIV3V0.0.V、BLKMEMDSPV3V00.0和ECODEDE8B10BYV1Y0.PDF的重复文件。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i SP6设计管理器-版本/修订框中的注释在重新加载设计管理器时消失。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1 J驱动器-我如何确定一个器件的指令寄存器(IR)的长度?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
4.1i核心生成器——当内核生成器以批处理模式运行时,我如何自动创建一个新项目?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础-设计名称和项目目录路径的硬限制字符是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
示例-如何在VHDL中实现同步重置?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i核心生成器-异步FIFO在硬件中实现时出现的问题
xilinx_wiki
6年前发布
6
0
0
上一页
1
…
227
228
229
230
231
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则