首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
ViTex/ViTEXⅡ-翡翠器件推荐内存(RAM)的要求是什么?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
* OBSELTET*3.1I XC18V00 JTAGProgrammerXC18V00不被识别为器件/ GETID失败
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGA-I/O是ViTEX-5/ViTEX-4/SPARTAN-3E I/OS5V耐受性?我能用更高的电压驱动I/O吗?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
4.2i基础逻辑仿真器-脚本向导错误地写入分层信号名称(“错误:未知PIN名称”)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i WebPACK——我如何在ABEL设计上执行时序仿真?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
4.2i基础——“文件符号中指定的文件为[符号名]丢失……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTEXII PAR -“FATALOLYROLATION:路由:BastSnales.…”在布局规划后立即放置。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
示例:我如何在列奥纳多谱中实例化ViTEX的三重模块冗余(TMR)寄存器?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.3i核心生成器- ViTEX-E不可用作为目标体系结构(仅列出VIETEX和VIETEX II)。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IISPAR错误:PAR:73 -找不到输入文件“PARIONTEMP.NCD”。(Windows NT和2000)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
WebPAC-XPLA3锁存器在时序仿真中失败。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I逻辑仿真器- VIETEX块RAM -“信号:DPRAM.CKA太短的设置时间。丢失时间:3.9nS
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1ISP6约束编辑器限制编辑器崩溃时,我试图创建时间点(TPTRUU)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
111i VIETEX映射-“警告:MAPLIB:149 -未能找到一个MuxCy,与XORCY符号相关联……”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i ViTEXII PAR-FATALAL错误:布局:BasPrMcRabas.C:432∶1.822.1 -遇到坏的宏
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.3.06i VIETEX II PAR路由器无法完成BLKRAM GROULALLLogICI1信号上的连接。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i CPLD XC9500 XL HIPOTH时钟使能仿真产生错误逻辑
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
4.1i基础安装-“错误:XIE32.EXE找不到LIbasXI.DLL”(Windows NT/2000)
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
10.1ABEL-有一个参考指南ABEL命令和语法?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1IXST错误:(VHDLY0.56)。VHD(线α)。意外值。无法将其导出为整数。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.3.06i VelTECT-E时钟偏移升级后升级到Service PACK 6
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i核心生成器-错误报告“没有插件为密钥SIM”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1 JDRAM-“……错误-只允许1个动作,并且定义了2个动作。流产了。”
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
1 jRead………错误-比较失败。(活动:2,指令:ISCI Read)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1 JDRAM-错误:“数据文件是空的”。流产了!”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1 JDRUE,XGEN1532——指定的名称不被识别为内部命令或外部命令。
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
1 J驱动器-什么是IEEE-STD1532?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
1 JDRIVER:JRoad支持哪些电缆?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1 jRead…………错误-没有定义动作。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1 JDRAME-具有名称(器件名)的错误器件已经存在。
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
228
229
230
231
232
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则