首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
CPLD—在电源供应之前,CPLD信号可以应用于CPLD I/OS吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I PAR-指南摘要报告有错误的值。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IVITEX-E PAR PAR在“生成PAR统计量”阶段需要很长时间。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i HP CAE库安装-安装代码引用不存在的IDATA目录。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTrime-RPM宏的进位链对齐受到映射裁剪的干扰。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE -“插入I/O垫”不与FPGAExpress流。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础IS-MTI错误:无法打开宏文件:Top.VFD,这个文件没有被创建。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE -远程源不被复制到快照目录中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i COREGEN错误:类COM.XILIX.IP.ULIQUICE的错误定位库
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISE——项目创建时默认项目名称为“未命名”
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Merilog(Mxe,SE,PE)-UNISIM组件未被用于Verilog设计
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3×FPGA Express——错误:“名称的前缀不能被解释为子程序或数组。(VSS-568)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1ISpartanII包文件-X39 S5050 PQ208包中的P39被列为VCCNT而不是NC
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISpartanII包文件-X2S200 FG45 6和BG352包文件丢失VCCIT引脚
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1i关于寄存器重复开关的IS-XST问题
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1i ViTEX速度文件-新ViTeX速度文件可用
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGAExpress3.3能将属性添加到HDL代码中的信号/网络中吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
5.1i核心生成器- COE和MIF文件对于ViTeX和ViTEX II内核的作用是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ISE文本编辑器ISE文本编辑器可以从外部项目导航器访问吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX/-E/- II,SpartanII -哪一个CKDLL/DCM输出可以驱动一个CLKDL/DCM的反馈输入?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViTEX II核心生成器-在添加DYIP1更新之后,为SHIFT TRAM、BITMUX、BUSSUMUX内核生成无RPM
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogiReedReed-Solomon——Xilinx RS核心能实现ISS 308规范吗?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
5.1i时序分析器/跟踪(TrCE)-通向和来自块RAM的路径被错误地约束(BrimsSpura)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i VIETEX-E标准使用UsLoWixW线影响运行时间和QOR
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础基础通过网络运行?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Service Poad安装-取消Service PACK安装提供消息“安装成功完成”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i VIETER PAR错误:位置:1613设计对象(TMP0(15))不能放置
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1 E-积-用VHDL COREGEN和示意图仿真的流程是什么?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
引线连接器和接线柱的电缆-多线电缆规格和尺寸
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i SP1:在安装Service PACK后,一些应用程序(MAP,PAR等)列出了D.19而不是D.20。
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
244
245
246
247
248
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则