首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3 x FPGA Express——错误:“参数”或“参数”附近的语法错误(文件:‘路径’行:γ*)(VE-0)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1ViTEX-MAX-XORCY与RLoC被优化为LUT,这导致了包错误。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
如果映射信息太长(超过6000个字符),则会发生崩溃。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i VIETER PAR引导PAR失败与错误:便携性:3 -此Xilinx应用程序内存不足
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i VITEX PAR范围约束扩展在模块化设计中使用过多的内存。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i XC400 0xLA PA-PAD报告不报告所有的VCC引脚为XC044 XLA-HQ304。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX/-E-重置应用到DLL要重置多长时间?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F2.1IS6 NGDHELPES:187。遇到空非本原块“xxxx”去掉
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:在XST中用实例化Verilog宏(核心生成器)失败的ECS示意图
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:用同名替换另一个源文件不重置流程
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础IS-XST综合选项未在综合前验证
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
NGDBudie3.1i -“FATALOLIGROUL:实用工具:UtilBlist .c:23 4:1.4超过最大元件计数……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Solaris安装-运行安装后未设置特权/权限
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础——安装基础软件后无法打开示例项目
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3。FPGAExpress-当实例化一个管理员到IOBUF时,我遇到“错误:NGDHELPES:346 -双直接焊盘……”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i Solaris安装-JavaScript错误文件:/cDROM/Xilinx/IDATA/SETUP2UIX.HTM或Java40.JAR错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i核心生成器VyTEX-当从GUI生成单端口块存储器V1Y0时,忽略边缘时钟极性。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Solaris安装-器件选择屏幕显示“0”可用磁盘空间
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3.1i基础ISE:未找到“XXX.NGO”的源网表
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:Floorplanner进程不允许FNF文件的规范
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1IMAP,基础ISE,3.4 FPGAExpress-错误:OLDMAP:206 – NCD没有生产
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:项目导航器-加载宏命令正在寻找“HDLtudio宏文件”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISE:项目导航器不能生成VHDL设计的层次结构
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3 X FPGAExpress-“警告:PIN”
“没有连接到任何网络。(FPGA-CHECK-1)“(ChipScope ILA)
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.4 FPGA Express – FPGA Express在VyTeX设计中在每个触发器上写入IOB属性
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础-在Windows 98中,在“图形捕获”中附加图形之后报告“文件错误”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VITEX-E映射-由于“MUXF5裁剪”不正确,在“运行定向包装”后崩溃。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViReX-E MAP- FATALLUBIOL:PACK:PKVRSLICESSU.C:508:1.20.101从未找到LUT地址信号。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1I COREGEN,CYIP5:CYIP5版本可以安装在3.1i Xilinx软件安装上吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i安装-在从CD驱动器快捷方式启动安装时无法接受许可协议
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
246
247
248
249
250
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则