首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1i Solaris安装——如何指定3.1i Solaris安装的浏览器位置?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
JTAG-何时可以执行VIETEX JTAG ExtEnter、InTestEnter、St样和预加载操作?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i安装- Service Poad更新失败,关于“安装程序\jRe\Nt\bin \java.exe”的错误。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3.1i XC5200 PAR-MPPR PAR在第二次传球上坠毁,为5200的设计。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
CPLD XC9500系列——降低功耗的建议
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
2.1i COREGEN—“错误地向Xilinx/CCOREN/IP/Realth.LIB编写IP资源”
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i基础ISE:新项目对话框可能需要几秒钟才能打开
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块PAR错误:布局:982部分放置宏包含切片…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE,3.4 FPGAExpress:在ISE使用BLIS(块级增量综合)时总是重写网表
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.4 FPGA Express:用块级增量综合(BLIS)流写入.SCF文件的约束。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1I COREGEN VHDL——使用VHDL生成语句来实例化核心生成器模块的多个实例。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1模块化PAR – FATALL错误:路由:BasrStay. C:141:1.7
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i模块化映射-引导片名“BLPOSD”不同于用户BLKNM’BLUSEJ’在FRAG’BLUSEJ’
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VITEX PAL非法引脚交换可能发生在SRL16E的地址引脚上
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i CAE安装-当使用Mutor、Cadence或ImmolEDA(VIEWLogic)时,我不能选择所有器件(如ViTEX-E、XC3100A/L)
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i ViTEX FPGA编辑器-添加一个引脚到GULALL逻辑信号导致崩溃。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块化设计-模块级相关(使用NGM文件)回注释不起作用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块化设计-在主动模块实现中,NGDNNO与NGM(非模块)可断开端口网络
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I模块化设计-模块化仿真网表在大多数情况下都会有错误的端口名称
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1模块化设计-当模块名称不匹配时NGDBug崩溃
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块化设计——如果有相同模块的多个实例,NGDBug将崩溃。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I模块化设计- NGDBuy在皮姆河没有找到较低级别的非政府组织(组装模式)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i VIETER PAR砂纸在包含块RAM的RPM宏的设计上崩溃。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VIETEX映射-一些合格的寄存器没有被打包到IOBs中。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
当LogICOR提供数据时,VITEX LogiCORE PCI32/33 SB08-数据在读/写突发事务期间丢失。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ISE WebPACK -为什么我在安装过程中被要求注册ID?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
本地WebPudate 11.5 -从Xilinx下载中心下载的软件更新指示“没有显示更新”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i模块化PAR错误:便携性:3——这个Xilinx应用程序内存不足
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i模块化PAR:警告:位置:1701列表约束,非矩形范围约束
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i模块化映射:驱动模块引脚的常数(1或0)被推过模块边界,产生坏的NCD。
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
249
250
251
252
253
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则