首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i XST——XST与CPLD器件的LogiBLUX接口如何?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
ViTEX/ViTEX-E,DLL -当输入时钟周期超出最大容差时会发生什么?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
3.1i Floorplanner-Floorplanner崩溃时,没有警告或错误消息时,保存平面规划Vielt- E设计。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i安装-基础/ISE安装- SyopopsError:“不能运行进程…ReVSR32.exe…DPMW.DLL
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i CAE安装:在CaseNANET目录上设置权限时的CHMOD警告
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-安装的URL是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST-XST不从源于“包含语句”的文件中看到Verilog元注释。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1IVITEX-E PAR砂矿崩溃,同时处理范围约束IOBs。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
91i FPGA编辑器FPGAX编辑器将VelTeX-E CKDLL输出中的一个报告为“CLK2X90”。(应该是CLK2X180)。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViReX-E位-大于3 ns的差异在DLL的输入时钟和反馈路径之间。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VIETEX-MAP映射不能遵循布图计划约束。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VITEX/EBank规则差异,混合不同的I/O标准,VREF,Vcco
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
ISE映射-“错误:MAPLIB:30 – LOC约束的坏格式……”
1
xilinx_wiki
6年前发布
104
0
0
xilinx_wiki
3.1i Castanet Tuner安装-安装器挂起后取消。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
示例:“错误:包:679 -不能遵守设计约束”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i安装-如何添加ViTeX EM部件(XCV812E、XCV405E)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-运行设计管理器或ProjaveNavigor在安装后产生“错误”:序号6569(或6880)不能位于MFC42.DLL中。
2
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Solaris CAE安装:安装程序挂起JavaScript错误:Java/UTIL/MissingResource
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST-XST选择一个用于状态机的热编码,而不管选择了什么编码。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
SpuliPro Pro 6 -警告综合Bulybox使用过时。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1XC9500家庭器件/包/速度等级支持什么?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i COREGEN -“没有单个RPM要显示”消息出现在核心查看器窗口中。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:从项目导航器内双击XCO文件失败
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
ISE——我如何在网络上注册设计工具?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
61I CPLD XC9500系列-我可以使用TIG/PGND模式为各个引脚吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i CPLD CHIPVIEVIE-CHIPVIEW无法启动(环境空间不足)。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i NGDBug -错误:NGDBug:393 -在设计“顶部”中找不到NST(S)“GRP0”…
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE网络安装不注册FPGAExpressDLL
xilinx_wiki
6年前发布
0
0
0
xilinx_wiki
FPGA /设计编译器:我如何用2.1i软件瞄准SpartanII部分?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础IS:更改不要使用缺省UCF禁用约束
xilinx_wiki
6年前发布
4
0
0
上一页
1
…
248
249
250
251
252
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则