首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2i基础-仿真器不反映对更新的网表的更改
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1IVITEX-E PAR内部错误:布局:BaspTaskkmin C.C:43: 1.12 – Matcher没有找到解决方案。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3 FPGAExpress:在支持和安装最新的Service PACK之后,无法综合SpartanII器件。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i网络、实例、触发器等的XST命名约定。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i xST -“错误:xST:1004文件名No.x。端口部分在本版本中不支持
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础项目管理器2.1i -“OLE初始化引擎失败- Reavign.EXE失败”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1I COREGEN集成核心生成模块到顶峰可视化HDL设计
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-什么是Web操作-安装Castanet Tuner?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
FPGAExpress-打开FPGAExpress(在独立模式)导致“访问违规”或“应用程序错误”消息
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
3.1i COREGEN CORESUP.EXE已产生错误,将由Windows关闭
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1i安装-在3.1i联盟中有什么新的?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i,TrCE,错误:跟踪:12 -命令行上指定的无效速度“min”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:在Xilinx根目录中创建项目导致项目导航器崩溃
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I基础IS:定时报告选项缺少“摘要”选项
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i FPGA编辑器——如何在PC平台上启用“缩放到框”功能?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i 4KXL PAR引导PAR失败,“错误:布局:489时钟组由以下组件组成……”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
**OBSELTET**XC18V00——支持XC18V00 PROMS的哪些电缆?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i ViTEX-MAP-报告显示切片使用率明显高于2.1I/器件不适合
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i VIETEX映射包错误:WRT共享LUT4和Multand之间的FLET引脚。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i许可证错误报告不正确的许可证语法(“退出代码- 2413”),或不相关的许可文件(“不存在这样的特征”)
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i基础-该设计不包含一个名为XXXXX的实体
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
如果输入时钟占空比改变,但周期保持不变,那么VLTEX/-E-CL将保持其锁吗?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
91i VIETEX PAR—“错误:位置:1726——找不到对下列组件的自动布局…BUFG,CLKDLL”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.4 FPGAExpress-一个Verilog级联加上综合不正确的逻辑。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例,SypReTime-如何在HDL中实例化LVDS/LVPECL组件?(VHDL/Verilog – VerTeX-E/SpTAN-IIE)
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3 x FPGA Express——我能从命令行或FEYS壳编译VHDL文件吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:这是一个不支持的“IC设计”项目。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST——如何在命令行模式下运行XST?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
XST -“警告:XST:37 -未知属性”属性名称“”XST对未知属性做什么?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
61i XST——如何执行XST后综合仿真?
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
247
248
249
250
251
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则