首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 472
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
基础2.1I示意编辑器:“第3行;错误的字段数;总线”
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
JTAG BSDL——BSDL文件中的VITEX-BG包丢失的PIN
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
示例:我如何在HDL中为ViTeX实例化LUT原语?(VHDL/Verilog)
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
12.4 NGDBug——“错误:NGDBug:76文件”。NGO不能合并成块“U1”(type=”)…
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
ViTeX-E FPGA Express 3.3——我如何实例化特殊的ViTEX-E I/O标准(LVDS,LVPECL)?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.1i核心生成器-“错误:文件COM\xilinx\ip”
在库中找不到类
“
xilinx_wiki
8年前发布
1
0
0
xilinx_wiki
FPGA配置-配置内存未满(Express模式400 0xLA/XV/SpartanXL)
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
FPGA配置-配置数据不正确
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
FPGA配置-模式引脚可以直接连接到VCC(或地面)?
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
3.1i科里根——XILIX核心发生器3.1I版本中的新内容
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
基础2.1I:ViTEX-E:不能访问项目管理器的XCV200 E-PQ240包
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
2.1i安装:意外错误发生-无法将MS注册表值转换为Java
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
ViTeX-E,SpartanIILVDS/LVPECL -我如何使用LVDS/LVPECL I/O标准?
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
如何在HDL(VHDL/Verilog)中推断ROM?
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
ViTeX配置——如何执行VyTeX读回?
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
2.1i COREGEN,CIPIP4:CIPIP4 IP更新中的已知问题
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
5.1i核心生成器F1IP1-Read文件,用于UNIX和PC平台上的5.1I IP更新1
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
CPLD CurrRundXPLA-哪一个CoalRunter(XPLA1,XPLA2,XPLA3,CoolRunner II)器件具有ISP或JTAG/边界扫描能力?
xilinx_wiki
8年前发布
89
0
0
xilinx_wiki
2.1i COREGEN,LogiBuxx:在哪里查找关于4K LogiBuxx模块的核心生成器VyTeX对应的信息
xilinx_wiki
8年前发布
1
0
0
xilinx_wiki
2.1i基础:SMTAN II在项目管理器安装后不可用
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器——我如何在总线上使用“检查”宏?
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
2.1i设计管理器:X错误:BAD值请求主代码91()值0xFF错误串行第17当前序列17
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
3.1 ISE和基础安装-如果在SyopOSE安装后关闭自述文件,则中止ISE安装。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
FPGA配置-数据帧错误信息(XC3000,XC4000,XC5200,Spartan)
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
ViTEX-E、ViTEX II、SpartanII和SpartanIIE是内部三态输出上拉、下拉或高Z?
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
2.1i COREGEN:当双击“PIN”或“初始内容”按钮时,一些内核的GUI可能挂起。
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
2.1i COREGEN,CYIP3:当“限制计数”选项被选择用于VIETEX二进制计数器时,同步init控制不起作用
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
2.1ICOREGEN:仿真MyADDR8SUP.VHD示例时未发现组件的错误
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
ViTeX配置-配置Bank(2和3)的有效VCCOs是什么?
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
如何在HDL中实例化CLKDLL?(VHDL/Verilog)
xilinx_wiki
8年前发布
3
0
0
上一页
1
…
265
266
267
268
269
…
368
下一页
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
472
阅读
29.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则