首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1WPX.XWebPosik:WOWSW95/98环境变量在安装过程中被错误覆盖。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SyopSype编译器,NGDBug:在……中发现端口列表构造。EDIF文件,不支持。尝试启用总线扩展。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
5.1i核心生成器,概要VSS——如何编译VSS仿真的核心生成器模块?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
4.2i基础-功能仿真:RAM组件的初始化属性和文件在功能仿真中不起作用
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
SyopSysFPGA编译器,M2.1i PAR:错误:解析器:3——无法解析第4行中的“+”。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VITEX-CKDLL -为什么数据表中的输出抖动规范小于周期到周期输入抖动?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
ViTEX-E CLKDLL – ViTeX-E CLKDLL的输入时钟频率范围是什么?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX-E CLKDLL——如何使用ViTeX-E CLKDLL创建4X时钟
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 I:HIPOP:错误:ND202 -设计“设计名称”没有输入
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1I科里根:ViTEX-E支持
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.1i 400 0xl映射-“错误:OLDMAP:256 -时钟缓冲区BUFG符号”……“由于位置限制,不能转换为BUFGLS”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I:XDW模块COMPULTL LTUBYNYX的VHDL仿真给出了错误的结果
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i FPGA编辑器-当我尝试删除一个放置IOB时,我得到“警告:FPGA编辑器140 -没有发现删除”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
安装-服务包:在处理FieleCopiel.SrvcPcCabl任务时,安装失败。复制时出现的问题。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i约束编辑器:上拉/下拉选项为输入N/A
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i安装:Service PACK 2:错误:“复制C时出现的问题:TEMP\PST1~TMP\替换\bin \NT
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i设计管理器-“不能创建目录”,同时在PC网络驱动器上创建项目
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i FPGA编辑器-我如何使用手动位置选项?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i实验室安装:实验室安装的Service Poad更新失败,安装程序\jRe\Nt\bin \javaEXE
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGAExpress3.3:FPGA-BuffRMAP-25在时钟信号连接到非时钟负载时发生
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
负边缘触发全局时钟信号的2.1I 9500 /XL TSIM时序模型不正确
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例:我如何实例化和初始化VIETEX块RAM?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
5.1i核心生成器,VANTAGE,VHDL -“错误:配置”CFGYBEH“不能创建,因为库已经具有同名的配置。(UTIL/LBR/58)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
2.1i安装:Service PACK 2:.exe执行文件被删除,Service PACK 2。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VIETEX I/O用户可以指定未使用的引脚可以绑定高、低或左浮动。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
基础2.1I+SP2:如何在基础示意图中实例化LVDS I/O
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
示例列奥纳多谱:在XCEL 32中推断BROLAM RAM的频谱不正确
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
如何在HDL中推断VIETEX块RAM?(Verilog/VHDL)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
2.1i COREGEN,CYIP3,分布式内存:定制GUI不指示合法数据宽度和深度范围是什么
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGA配置——长度计数真的有什么意义?看来LC实际上比总比特流少七位。为什么?
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
267
268
269
270
271
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则