首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2.1i COREGEN,CYIP4:当VARTEX再生COREGEN RAM时,“变量WrimeMIF的非法值假”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
安装2.1i:在处理环境更新程序时,安装程序失败。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i COREGEN,CYIP4,VIETEX,FFT:“生成核将覆盖下面的[xdSPXXXX.EDN]文件”当生成一个以上FFT时
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
ViTeX配置-器件将不会启动配置
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I COREGEN:如何访问核心生成器用户指南文档
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
2.1i COREGEN,MTI:“错误:不能在XUL中打开库XUL。没有这样的文件或目录
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
FPGA /设计编译器-“警告:无法解析引用”xDWMultSysMa2S2BITY88Y8O02Y00.Mult.ViTeX…
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
VyTEX/-E/- II,SpartanII -配置后未使用的I/O引脚会发生什么?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i COREGEN:更新核心->定制似乎有默认选择的所有内核
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
JTAG BSDL——Xilinx器件的ID码格式是什么?
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
*在2.1i SP5版本2.1WP4.1和版本2.1WP4.1中添加的ObSeleT*2.1i JTAGProgrammer- 1802 PROM支持
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.1i 4kxLA映射-“FATALOLIGROUP:OLDMAP:X45 MACLB.C:204:1.1.2.2-未知输入引脚Q”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I COREGEN,VIETEX,FFT,CIPIP4:“警告:核心VFFT16没有产生产品VerilogSim。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F2.1i DOCSAN:applet D3/DOSAN/DOCSN不能加载
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i VARTEXE PAR误差:位置:1670 – IOB分量
具有LVDS的IO标准,必须将定位约束放置到支持的特定IOB位置。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I: 9500:HITOP:警告:CPLDFitter -实例上设置的属性慢
“与以前的设置冲突很快。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGA /设计编译器——我如何传递ViTeX设计的ION约束?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SARTION-FFT?SFTAN I/E架构支持哪些FFT内核?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
F2.1IS3ABEL:状态机内的组合集赋值仅在var=[x,x]格式中工作,而不是var=^ bxx格式。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I: 9500:HPREP6:倒置的全球三态体不能正确地变形。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1ISP3 VixeBITGEN:来自BITGEN的VITEX位文件与默认选项导致CLKDLL的不正确行为
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i联盟安装:如何设置客户端指向网络化安装?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGA编辑器2.1i运行NGDBug或BITGEN导致错误:解析器:3无法解析
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
ViTEX/ViTEX II配置-完成引脚被保持在低外部。如何确定已完成的PIN是否已被释放?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTEX/ViTEX II配置-完成引脚不高;init引脚不走Low
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
2.1i安装、UNIX、Solaris:无法访问用户信息字段
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGA配置XC3000/4000/5000 -长计数匹配尚未满足
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i安装-CAE库安装完成非常缓慢或挂起。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i COREGEN,CYIP2:VIETEX可变并行乘法器模型在Verilog行为仿真中只显示1周延迟
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器——当执行多个LogiBLUX实例的功能仿真时,某些副本不能正确初始化
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
263
264
265
266
267
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则