首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 410
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2i基础Schematic捕获-我如何旋转符号?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
* ObSeleT*1.5 I JTAGProgrammer- SP2补丁更新-9500 XL/WI95错误Program时(错误:BASUT-检查目标电源是稳定的……)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VITEX配置-完成引脚不走高,init引脚不走Low
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VHDL仿真RAM16X1D:除非所有输入处于已知水平,否则不能执行写入。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
HP 1.5 I安装:1存档有致命错误。文件第0页。坏的ZIPFILE偏移(LSEOST):0
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VITEX BRAM VHDL仿真:CLK A上关于CLK B的设置违反,或者CLKB上关于CLK A的设置违反
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 I SP2 VIETEX映射-映射崩溃。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
NGD2VHDL 2.1i实例DLL0Y-CLKDLL没有通用名为’TyPrimeCelkyPosiDe’(XY-CKDLL)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.5/F1.5 RAM16X1D双端口RAM:在DPRA端口上读取时,当时钟未定义时读取“X”,即使这是异步读RAM。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
2.1i模板管理器-选择“列表选项”产生MSG。“找不到这个文件。请验证正确的文件名和路径
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VIETEX——在VyTeX设计中设置或重置FFS的推荐方法是什么?我仍然需要使用SARTUPIPVITEX块吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA配置-完成PIN不高,启动块使用
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
3.1i设计管理器-我如何指定文件(EDN,EDF,VHD,VER,SCH等)自动复制到我的版本或修订子目录进行维护?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
VeriloX-L如何用Verilog XL运行仿真?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
顶层PCI包装器为什么实例化PCI核心包装而不是核心本身?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
在仿真过程中,必须在指定的S/T/S信号上放置上拉信号。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i COREGEN用户指南:Xilinx/CaleEn/IP目录的权限不需要是777。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogICORL PCI 64/66 FPGA Express——VHDL—2040关于不支持属性的警告
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
FPGA /Design编译器——使用编译版本1998.08的SyopSysA2.1IySP5和3.1I库
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
3.1IXST错误:文件未找到部分。完成:退出代码失败:0002——ISE和WebPACK安装在同一台计算机上
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
3.1IXST错误:(VLGJY-500)。顶线V线XX。组件“组件名称”不在上、下或顶层路径中。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
2.1i FPGA编辑器- PIWORE属性(ATTRIB)表不起作用。
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
2.1i 9500 XL HITOP拟合报告显示VCCIO引脚与XC9588XL BG256并列
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 i VIETEX映射-请求支持VIETEX的MAP -C(PACK因子)选项。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
F1.5 I仿真器:在CC模式下驱动总线被覆盖
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
4.2i基础项目管理器-如何将命令行选项添加到实现程序的模板中?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
ViTEX/-II/-II PRO/- 4 / – 5 -在电源斜坡期间ViTEX器件的I/O引脚会发生什么?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
FPGAExpress:StabBuf不被识别为启动块
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
4.1IMAP——FDRE组件上的init属性导致DRC错误:“错误:XVKMA:135——尝试使用FIT的RST引脚上的init=S……”
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
JTAG BSDL——Xilinx是否为配置的器件提供配置的BSDL文件?
xilinx_wiki
7年前发布
26
0
0
上一页
1
…
283
284
285
286
287
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
410
阅读
24.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则