首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
12.1 PlanAhead – 在Implemented Design视图中进行的约束更改不会传递给“impl_1 \ .ucf”
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
12.2 PlanAhead – 创建VHO文件后无法为CORE Generator内核生成VEO
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
MAP /约束系统 – 由于大的分组整合,MAP在“更新时序模型”期间挂起
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
MIG v3.5 – ISE Design Suite 12.2的发行说明和已知问题
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
许可 – 如果未通过电子邮件发送给我,我如何获得许可
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
12.1 PlanAhead – 在PlanAhead中运行综合时,如何手动设置XST的HDL编译顺序?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
12.3 PlanAhead – 无法将默认I / O标准打印到.ucf文件
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
12.1 PlanAhead – 部件选择器中Spartan-6 LXT FPGA部件的GT和PCI计数不正确
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
PlanAhead – 为什么我可以在输入端口更改Slew和Drive属性?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
PlanAhead – 使用MPMC进行设计时出现LOC错误
1
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
许可 – 使用虚拟NIC时,Xilinx许可工具将我的主机ID视为“FFFFFFFF”
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Virtex-6 GTX – CXT系列缺少UCF Xx_Yx位置
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
D.2010.03 Synplify Pro不为GTP的RX和TX引脚插入I / O缓冲器并导致修整
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
客户服务 – 如何检索旧软件权利的丢失注册ID?
xilinx_wiki
6年前发布
34
0
0
xilinx_wiki
DDS编译器v4.0 – 由NAN值引起的DDS没有输出波形
xilinx_wiki
6年前发布
53
0
0
xilinx_wiki
12.1 EDK – 当使用EDK设计作为ISE项目中的子模块时,会插入I / O缓冲区
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
FIR编译器5.0块:错误:提供的系数与系数结构’Hilbert’不匹配,系数数不正确
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
12.1 PlanAhead – 更改差分对上的I / O属性时,更改仅反映在主服务器上
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
12.1地方 – 错误:布局:1158 – 无法安排的位置!已发现BUFIO / DCM时钟组件对未放置在可路由的BUFIO / DCM站点对上。
1
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
12.1 PlanAhead – 在DIFF_SSTL15_T_DCI I / O标准上报告DRC错误
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
12.1 EDK – “错误:EDK:1405 – 在任何存储库中找不到文件’plbv46_slave_burst_v1_00_a / hdl / vhdl / xxx.vhd’”
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
CORDIC v4.0 – 当核心配置为平方根时,如何设置舍入模式以使其等效于Matlab round()函数?
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
12.1 PlanAhead – 导出IP不会写出RPM约束。
xilinx_wiki
6年前发布
40
0
0
xilinx_wiki
12.1 EDK – 如果未更新硬件XML,则导出到SDK不会更新工作空间中的位文件
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
12.1 CompXlib – 64位CompXlib使ModelSim DE变灰
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
12.1 EDK – 如何启动Insight GDB GUI?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Spartan-6 – 用于DDR2 / DDR3的命令之间的MCB延迟
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
块内存生成器v4.2 – ISE 12.2的发行说明和已知问题
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
12.1 PlanAhead – “Make Diff Pair”不适用于RTL项目
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
MIG v3.0-3.4,Spartan-6 MCB – “错误:HDL编译器:运行MIG输出时发生432”
2
xilinx_wiki
6年前发布
43
0
0
上一页
1
…
26
27
28
29
30
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则