首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 409
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
SpuliTy:为什么禁用“强制GSR使用”选项仍然推断启动块?使用XCI ISGSR属性?
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
JTAG-是为JTAG配置生成的比特流与其他配置模式的比特流相同吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础F1.5状态编辑器:当您有两台状态机(L109/C15)时,错误的ABEL代码生成
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
仿真,UNISIMS,SIMPREMs -理解“全局复位和三态”的仿真
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGAExpress:黑匣子模块(LogiBuxx,CereGEN)必须在Verilog设计中声明;时钟引脚丢失
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
基础ABEL:内部错误0001:文件376行中的断言事件“Z:\LB\tSOKIT\tSOCELL \ TSOOSIG.C”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1许可证- FPGAExpress什么时候检查浮动许可证?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
M1.5:TrCE:在约束后的偏移中报告的负松弛。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.5 i VIETEX映射-错误:XVKMA:XVKMAMAPER。C:1397:1.97
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础-错误:“C182(GND)”和“NGDBug:“GND”类型“181”逻辑块“缺少端口”G未展开
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
MTI,M1.5:错误:TimeSimSim.VHD(612):位串文字中的类型错误。类型字符串不是位数组。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGAExpress:如何在构建算术函数时访问进位
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1999数据手册- VIETEX HSTL电压等级规范是不正确的。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i 4000 E MAP映射错误地裁剪永久激活的Outfft。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA Express -推断锁存器使用LDH1组件而不是其他原语(LDCE,LDC)。
xilinx_wiki
7年前发布
108
0
0
xilinx_wiki
M1.5:由约束编辑器创建的空时间组的映射错误。(错误:混音时间组)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础F1.5基础HDL标签不允许本地菜单选项保存FPGAExpress消息
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGA Express 3 X:如何为ViTeX/E访问特殊IOB组件
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
A1.5/F1.5映射在LBASUT.DLL中造成无效页错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
MAP 1.5 – FATALHOLL错误:XVKMA:XVKMasLIC.C:2620: 1.78 MelgFuxMxOR:目标切片
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.5。图:Watson博士在NT机器上出错
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress:在VHDL或Verilog中实现高效乘法器
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
SyopSes-FPGA/设计编译器:如何在语法上使用TraseTyOffic和TraseTeLy
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
在F1.5中忽略ABEL宏馈通
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
在文件Wi32 K.SyS中处理的KMODEL异常
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
FPGA Express 2.1.3-不能使用约束编辑器分配CLK到BUFG
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
实施:部分
无效或不支持
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础Express F1.5 I/2.1I:HDL宏不能有层次结构或用户VHDL库
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1I- PAAR-“警告:BASRT:此布局的188路由不能满足所有时序约束。它可能有多达1个计时错误。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MUXTEX – MUXF6的数据输入只能来自MUXF5的输出。
xilinx_wiki
7年前发布
101
0
0
上一页
1
…
302
303
304
305
306
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
409
阅读
24.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则