首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 409
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
A1.5/F1.5 MAP- FATALLION错误:BASTE:BASTUNDFF——试图创建BELs错误。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i核心生成器-用于FIR滤波器、分布式RAM、分布式ROM和块RAM的样本CoeGeN.COE系数文件
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
M1.5:TA:时序分析中的“Xilinx应用程序内存不足”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
1.5映射-FATALLYOLL错误:BASPM:C:19:LL4KRT.DLL的1.21 DLL打开(这也适用于其他DLL)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.5:时序约束优先级被忽略:从:
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
“I:错误:BASPR:41 -无法解析……”当用户TimeGRP被完全裁剪时,MAP编写语法不正确的PCF。
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
在VyTeX设计中,具有“程序异常终止”消息的AU1.5/F1.5 MAP内核转储。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.5/F1.5——SyopSype设计在网络上有多个负载,有些负载没有被驱动。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5/F1.5 MAP -内部错误:XVKMA:XVKMabel.C:566: 1.16见SypRy5.5.7
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5/F1.5—PAR由于与Floorplanning有关的映射问题而失败。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.5,示意编辑器:涉及复杂总线的问题;总线引脚连接功能的删除
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.5/F1.5 MAP- FATALHOLL错误:X4EMA:X4EMAGEG.C:38 10:1.43:C2非法CLB配置
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础仿真器:在运行命令(脚本)文件时找不到免费公式刺激器
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
NGDBug 1.4:“错误:BASNB: 79引脚与块之间的不匹配”…
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
设计管理器:错误:BASUT:221 -开关“-TF”是不允许的。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
A1.5 /F1.5 MAP – MAP不会将两个SRL16实例放入一个VIETEX CLB中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FAST Express F1.5:何时从Express约束编辑器中应用约束?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
如果时钟信号连接到双向焊盘,则加载时,M1.5约束编辑器崩溃。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础1.5 HDL编辑器:Verilog三态缓冲器的语言助手是错误的。
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
F1.5,状态编辑器:综合->设置编码方案的选项没有效果
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGAExpress:所有组合逻辑由Express映射
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5/F1.5映射- BUFES上的RoCon不能正常工作
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.5,Active VHDL3.2,SyoPSys:如何将包添加到活动的VHDL预编译库中。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
当第一个数据阶段需要超过16个时钟时,目标核的行为如何?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
PCI核心如何处理数据阶段之间的等待状态插入?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5服务包CD工作站的安装。该光盘的日期是九月98。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.5 /M1.5 MAP – FATALHOLL错误:BASTE:BASTHYNT.C:318:1.10 – BoeNoDY(…)包含NAMEXDELIME()进程将终止。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5/F1.5 MAP-致命错误:XVKMA:XVKMasLIC.C:2620为VTEX服务包1。
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
M15/M1.5 i映射FATALLUBION:X4KMA:X4KMAARRY。C:3129: 1.142 -从未找到空G pin
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 I MAP – FATALL错误:x4kMa:x4kMaMGE.C:2667:1.158
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
303
304
305
306
307
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
409
阅读
24.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则