首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1IXC4000 PAR-PARNONGANAMROBACK环境变量
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
基础原理编辑器:在Schematic编辑器中放大和缩小的热键
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
F1.5/F1.5 I、CALC3KA:F1.5 CAL3KA样板工程设计流程类型不正确
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5仿真器:不保存/使用页面设置打印选项
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5:SC在模块ValuaC中引起了一般的保护错误。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGAExpress:实体依赖于StdLogLogi1164,这是最近被分析的。LBR—28
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
10.1 ngdBug -错误:BASNU:93型逻辑块RAM16X1D未展开
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
FPGAExpress-错误:“无法导出SyopSype的NETLIST,原因不明,操作无法完成。”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础1.5,FPGAExpress2.1。x:Express约束GUI缺少Xilinx选项选项卡
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3×FPGAExpress-“错误:NGDBug:466 -输入垫网’CcLogiNeN’有非法连接”
2
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGAExpress:在Express限制编辑器中无法在输入端口上分配时钟缓冲区
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5基础表示:错误无法打开
工作/工作/
用于写作的SIM。目录不存在VSS-77 FE DM HDLC未知。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
F1.5,HDL编辑器:符号不是为综合HDL宏创建的
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础F1.5:仿真模板被迫进入基础
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
A1.5/F1.5 PAR PAR忽略IOB放置中PCF文件中的约束
xilinx_wiki
6年前发布
76
0
0
xilinx_wiki
1.5 I映射-映射崩溃的平面规划设计。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
NGDBu建M1.5:错误:基于:6上线或以上列线文件…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
A1.5/F1.5 CPLD -签名/用户代码在不使用默认选项时总是生成“符号”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础F1.5:自动化引起异常;退出代码80010104,800 706BA
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
F1.5 F2.1iABEL- ABL2EDF创建一个不正确的网表,当下标字符在信号名的末尾使用时:给出基于:24的翻译错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i XC400 0E MAP-控制BUFGP或BUFG是否使用,BUFG必须在MAP之前进行。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础-HDL源文件必须驻留在基础项目目录中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5:TrCE:不通过异步CLR/PRE到触发器的输出从输入PAD产生自定义延迟信息。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
81i ngdBug——“FATALAULL错误……指针已经注册”。进程将终止。”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
M1.5:约束编辑器:元件组崩溃<" is selected twice.
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5:约束编辑器:定时忽略对话框中的Net下拉窗口不显示长网名
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.5:约束编辑器:不能在PAD到PAD字段中输入任何以“.”或“0”开头的数字。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在HPUX上安装A1.5:PFSH安装仍然需要A1.5吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
A1.5/F1.5 PAR-MPPR在第一次成本表运行中给出了合理的结果,但对后续成本表的结果不合理。
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
F1.5,UnStALOL,DOCS:当卸载DOCS时,获取“无法找到安装日志文件…ISU……”
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
304
305
306
307
308
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则