首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
FPGAExpress2(基础1.5):用非LVTTL电压标准崩溃的输出单元实例化
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.4ngdBudio:错误:BASCC:64 -解码器符号“II8”:LogiBuxx和核心生成器模块中缺少“配置”属性
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
M1.4 XC3000映射-当使用包IOB触发器选项时,CE网络被删除。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
FPGAExpress-错误$:特征许可证文件格式或拼写错误……(- 90313)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础,Spartan:为什么M1可以放置在示意图中,但会导致执行错误?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
在GUI中,M1.5 LogiBuxx-xC00xLA没有显示为目标器件族选项。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础仿真器:如何将波形作为位图复制到像MS Word这样的其他应用程序
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.4基础仿真器:错误9523:错误的EDF文件。找不到顶级网表数据。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
COREGEN,PDA FIR滤波器:启用PDA FIR滤波器模块中的TrimePosiTyl ROMs选项导致左位移位输出
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
LogICOR并行分布式算术FIR(PDA)滤波器——PDA FIR滤波器模块如何计算其全精度输出宽度?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
M1.4:TrCE:通过异步RAM的路径
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
错误“没有足够的磁盘空间”安装基础/联盟/ CPLD工具包软件
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4:map FATALLION错误:BASTE:BASTETSPEC.C:24021.67.143-净偏移量IN1:20000 ps:以前:CLK没有数据IOBCOMP。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
A1.5/F1.5 MAP-设计概要报告包括AVG ISIGS、OUTSIGS和LAMBDA。它们是什么?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
PPR警告7028:如何在Xdelay中设置触发器上的旗号
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
MODESIM(MXE,SE,PE)-“错误(行数)”:“子程序是不明确的”或“使用”-“显式”选项禁用“(VHDL)”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
A1.4/F1.4映射错误:BASTE:312 -多个被命名为“GND”的信号被检测到。
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
SyPrime:如何使用SythRAMFLASH属性禁用RAM推理?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
A1.4/F1.4 MAP -3K映射器错误地向IFDS报告未连接的输入,然后对组件进行裁剪。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGAExpress:在VHDL组件实例化(VSS-538,VSS-54)上打开引脚
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i,M1.5,M1.4映射,LogiBux-MAP:误差:x4kMa:179
符号“实例”不能装入IOB中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
设计管理器/安装A1.5:如何在同一操作系统上运行A1.4和A1.5(和调试提示)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SyopSys: 1998.02:COMPILIONFIXIOFIONEXPORTURNET变量是过时的。
xilinx_wiki
6年前发布
55
0
0
xilinx_wiki
国家F1.5,状态编辑器:在将设计从F1.4迁移到F1.5之后,使用了错误的VHDL库
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础F1.5:独立设计管理器不显示当前项目状态
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5基础:默认仿真模板设置为“泛型EDFF”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础F1.5仿真器,VIETEX:VIETEX仿真与基础仿真器不完全运行。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.4/1.5:在从Meta MAMOR(XVHDL)移动到Express时修改库
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
2、FPGAExpress- FPGA Express不保存实例化的FMAP/HMAP/LUT原语
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5基础:为Express HDL设计选择默认FSM编码方案
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
309
310
311
312
313
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则