首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 446
关注 130
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
A1.5 xsi:MaCuCF是一个Perl实用程序,它简化了FPGA编译器用户创建TimeScript的功能。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
AX/XSI:XC400 0xLA-09 XSI的综合和仿真文件在Xilinx FTP站点12/8/98上可用。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGAExpress:如何在HDL中实现OSC4的实例化(XC400 0E/EX/XL,Spartan/XL)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础Schematic捕获-我如何从网表创建宏?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.5时序分析器:不能使用禁用时序约束对话框禁用时间GRPS上的偏移量限制。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
A1.5/F1.5 PAR核心转储,涉及杠杆使用杠杆引导。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
A1.5:TrCE/PAR定时相关应用程序(PAR,TRCE)可能耗尽内存。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD XC9500系列-什么是所有XC9500器件所需的擦除时间
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础F1.4仿真器,COREGEN1.4:仿真器给Page Fault大总线正弦/余弦核心。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
AX4/F1.4CPLD——XC9500定时表由于XC9500的改进速度而更新
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础F1.5:当在F1.5打开F1.4型HDL项目时,器件和SIMPREMs库没有显示
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALL错误:BASTE:BasePoth.C:159:1.8-不能复制Pink钩子本身进程将终止。请致电Xilinx支持。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
M1.5:MAP给出“无效目标体系结构”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1I:约束编辑器:当选择所有网络时,找不到时钟使能网络。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALL错误:X4KMA:X4KMAGRCLAPSE。C:1001:1.90.128-没有可用的布线…
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础原理编辑器帮助V1.4:导入NETLIST帮助指的是无效菜单选择
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
XC400 0E,XC400 0XL,SpartanXL -什么是最大持续采购电流?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
CPLD XC9500系列:GeRADE ATE,使用DSM(深串行存储器)来减少DTS文件大小
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i基础示意图-下层不能包含多张基础图
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ORCAD设计中的M1.5、M1.4核心生成器、ORCAD-总线定界符设置
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGAExpress2(基础1.5):用非LVTTL电压标准崩溃的输出单元实例化
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M1.4ngdBudio:错误:BASCC:64 -解码器符号“II8”:LogiBuxx和核心生成器模块中缺少“配置”属性
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
M1.4 XC3000映射-当使用包IOB触发器选项时,CE网络被删除。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGAExpress-错误$:特征许可证文件格式或拼写错误……(- 90313)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础,Spartan:为什么M1可以放置在示意图中,但会导致执行错误?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
在GUI中,M1.5 LogiBuxx-xC00xLA没有显示为目标器件族选项。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础仿真器:如何将波形作为位图复制到像MS Word这样的其他应用程序
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.4基础仿真器:错误9523:错误的EDF文件。找不到顶级网表数据。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
COREGEN,PDA FIR滤波器:启用PDA FIR滤波器模块中的TrimePosiTyl ROMs选项导致左位移位输出
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICOR并行分布式算术FIR(PDA)滤波器——PDA FIR滤波器模块如何计算其全精度输出宽度?
xilinx_wiki
7年前发布
7
0
0
上一页
1
…
309
310
311
312
313
…
368
下一页
跳转
130人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
446
阅读
26.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则