首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
核心生成器V1.4.0-如何获得核心生成器V1.4.0 CD的副本?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
V1.5,V1.4核心生成器-哪些核心/模块正在这些版本中发货?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
**过时的**V1.4.0 CeleGEN:V1.4.0可以安装在Alpha 3?x版本上吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i,V1.5,V1.4.x ColeGEN:Solaris秒表“繁忙”光标或窗口沙漏游标逗留(似乎挂起)在操作完成后。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
COREGEN V1.4.0,Windows:当警告消息太长,在800×600视频分辨率(例如,Viewlogic,PDA FIR)上弹出空/空警告消息框
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
MAP1.5.11-在4052XL设计中映射上的致命错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.3/M1.4映射:FATALL错误:BASTE:BASTETSPEC.C:1737:1.69
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
时序仿真显示XX的核心发生器内核的输出包含ROM和/或R。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
M1.4,MAP,FATALL错误:X4KMA:X4KMAARRY。C:2446: 1.130 -非法调用交换…
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
M1.4,MAP,读回,NT,Watson博士:例外:访问违规…
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
V1.4.0 COREGEN:已知的问题/问题(自述文件/发布文档)。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
MAP或PAR:MAP或PAR在高扇出网络和/或无缓冲时钟网络上插入全局缓冲器吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.4映射:FATALL错误:x4kMa:x4kMaMg.C:42429:1.145.12.5 -引脚10上的丢失信号
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.4/F1.4 PAR -放置宽边缘解码器或相关的上拉脉冲的问题。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
CPLD:XC9500:在嵌入式或ATE环境中使用时器件无法擦除
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
F1.4基础:符号编辑器中的错误PIN名称
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
A1.4,F1.4,MTI:VHDL时序仿真产生“错误:必须指定宽度的正值”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.4:FATALYOLL错误:BASTE:BASTETSPEC.C:1333:1.69——TNM TIH1在网络“TIYH1”上有一个没有NCYBEL和没有TealMaPa信号的引用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA配置:未连接模式引脚可能导致配置失败的4000 / X器件
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
**过时**v1.5,v1.4:COREGEN VIEW逻辑:CordOrn属性/属性在科里根生成的VIEW逻辑符号上可见
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i,V1.5,V1.4 CCORGEN GUI:沙漏“忙”光标无限期地逗留直到鼠标移动
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i,V1.5,V1.4 CaleGEN:VLLIK.BATAND VLLink是如何调用VLLink的COREGEN GUI /调试问题
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGAExpressV2.x(基础和联盟)-我如何安装FPGA Express V2.x在PC网络上使用?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.4/F1.4映射增强以支持引导BFGP/S进行平面规划
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.4/F1.4 MAP映射导致在…
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.4/F1.4映射-映射在内存中的内存超过64K逻辑原语的设计。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MAP M1.4.12:FATALLYORK: X4KMA:X4KMALKBUF.C:591: 1.25——在CKKBUF ItStNEX上没有输入SIG。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
NGDBug:“DFFRSE”类型的“逻辑块”未被扩展为一个同步化的网表。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
基础F1.4:PDF版本的快速入门指南、Express用户指南、发行说明(DOCS)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础,ABEL-报告如下错误:“AHDL2BLF退出错误代码1”
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
322
323
324
325
326
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则