首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 405
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
FPGAExpress:“XNF总线风格”复选框->选项->项目定义
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
SPROM(XC1700):如何在Xilinx SPROMS中Program重置极性
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
A1.4/F1.4 MAP映射不正确连接XC5200读回符号。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.4/F1.4-安装软件更新。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
98 DATABOOK:PG68包装图在10-36页缺少PIN信息。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.4和MODESIM:如何使用VHDL仿真(功能和时序)使用OSC4组件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MAP M1.4:X4KMA:312 -以下符号不能被限制到单个CLB(两个FLUT,H-LUT,和进位逻辑)。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
XiLinx支持CardBus吗?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogICORPCI-延迟定时器的功能是什么?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
A1.4/F1.4映射-映射引入了DRC问题:警告:X4KDR:82 -块检查:PIN“F1”…
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALHOLL错误:BASNC:BasnCult.C:262: 1.62 -找不到
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CPLD:XC9500/XL/XV——XC9500器件是否符合PCI规范?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FSM编辑器F1.4:VHDL代码综合错误,枚举编码未声明
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ABEL:Apple Note可用于使用Xilinx的ABEL
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
V1.5、V1.4核心生成器Xilinx M1.4和Viewlogic必须首先安装给VIEWLogic用户,并且必须为基础用户安装基础。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
91i标准-多程布局和布线:设计分数及其含义
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.3导师CalcSulSoT教程缺少VHDL源文件
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
A1.4/F1.4 PAR-PAR试图在时钟IOB中插入伪路由。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.4NGD2VHDL——由NGD2VHDL创建的TOC单元不包含宽度通用性。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress:链接选择位的MUX导致错误VSS-1029
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
当使用回合引擎时,您无法很好地完成生成的部分。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.4 CPLD HOTOP优化忽略控制信号只能有1个PATH。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
M1.4 CPLD HITop-HITOP错误:错误:RG119
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
M1.4CPLDfitter:用多级逻辑优化复制的组合逻辑
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
在Windows 95任务栏上的COREGEN V1.4.0-MS-DOS框在退出COREGEN时不会终止
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.4/F1.4EPIC-已经添加了一些修复来修复EPIC崩溃的问题。
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
A1.4/F1.4映射:逻辑复制过程中的映射损坏导致HLUT连接丢失。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALLION错误:x4kMa:x4kMaMGE.C:1561:1.145.127-没有翻转RT可用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALLYOLL错误:BASTE:BASTETSPEC.C:908: 1.69没有NCI信号的管脚…
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
A1.4/F1.4映射-映射崩溃与分割故障的特定情况下。
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
320
321
322
323
324
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
405
阅读
24.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则