首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Xilinx PlanAhead解决方案中心 – 在布局规划期间运行DRC时出现错误和警告
xilinx_wiki
6年前发布
51
0
0
xilinx_wiki
Logicore OBSAI v4.2 – 为什么TXRESETDONE永远不会被断言,为什么核心无法在Virtex-6 FPGA核心中同步或断言stat_tx_frame_sync?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Logicore CPRI v3.2 – 为什么TXRESETDONE永远不会被断言,为什么核心无法与Virtex-6中的stat_code = 0010同步或陷入困境?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
PlanAhead设计助手 – 在哪里可以找到PlanAhead中关闭时间的信息?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
PlanAhead设计助手 – 可以在PlanAhead中应用哪些不同类型的约束?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
PlanAhead设计助手 – PlanAhead是Pin规划的注销工具吗?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
PlanAhead设计助手 – 如何从PlanAhead Pin Planning DRC中获得最高精度?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
PlanAhead设计助手 – TRCE和PlanAhead时序分析的时序结果有何区别?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Xilinx PlanAhead设计助手 – 导入放置结果时出现错误和警告
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
Xilinx PlanAhead设计助手 – 导入时序结果时出现错误和警告
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
12.2 TRCE – PERIOD约束所涵盖的路径显示为不受约束,为什么?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Logicore峰值消除CFR(PC-CFR)v2.0 – 我们需要检查可配置系数似乎不起作用?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Spartan-6 IBIS – IN_TERM模型缺失
1
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
MIG设计助理 – Spartan-6实施
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
MIG设计助手 – Spartan-6 FPGA硬件
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
Spartan-6 – LX45 FGG676和LX75 FGG676引脚兼容吗?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
LogiCORE Complex Multiplier v4.0 – 当我从V3.0或v3.1升级到v4.0时,为什么输出不正确?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Spartan-3E – Speedgrade -4 – 回读限制 – 为什么我的回读有错误?
xilinx_wiki
6年前发布
48
0
0
xilinx_wiki
MIG Spartan-6存储器控制器模块(MCB)内核 – 数据宽度
xilinx_wiki
6年前发布
85
0
0
xilinx_wiki
12.2 EDK-XPS,CompXLib – 弹出错误:当前选择的仿真器是mti;使用mti_de编译指定的仿真库<Modelsim DE安装区域的路径>
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Project Navigator – 我无法选择行为仿真
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
12.1 EDK – 对’xil_io_out32’的未定义引用
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
12.3 EDK – Base System Builder显示用于AXI设计的电路板SP601,SP605和ML605的1.0版本
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
12.1 EDK – 为什么在SDK中按下Restart按钮会导致目标请求失败?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
由于设计原因,Spartan-6 Post_Config_CRC可能无法进行初始扫描
xilinx_wiki
6年前发布
81
0
0
xilinx_wiki
布局 – 错误:布局:1023 – 无法安排的位置
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
12.2 PlanAhead – 在Spartan-6引脚上运行DRC时应用程序崩溃
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
12.2 EDK,PPC440MC_DDR2 – 警告:EDK – :C_PPC440MC_CONTROL的位8:9设置为00
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
12.2 – NGDBUILD:931 SIM_DEVICE已更改为更正此原语的ngdbuild和时序仿真
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Spartan-6,DCM_CLKGEN – 通过SPI更改M和D后,LOCK重新置位前多久?
1
xilinx_wiki
6年前发布
17
0
0
上一页
1
…
30
31
32
33
34
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则