首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 440
关注 129
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
如何在ML605板上使用Xilflash库和Platform Flash XL?
1
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Virtex-6 FPGA GTH收发器 – 交流JTAG,1149.6设计考虑因素
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
12.3 EDK – “错误:EDK:3464 – 在XMP文件中指定的无效架构’qvirtex5’”
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
12.3 EDK – “错误:EDK:3452 – IPNAME:bram_block INSTANCE:microblaze_0_bram_block”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
12.3 EDK – “错误:HDLCompiler:69 – ”core_0_wrapper.v“第118行:未声明。”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP LTE RACH检测器 – 编译C模型MEX功能时发生错误
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
iMPACT,CoolRunner II – 为什么不再可以选择“即时”(otf)程序?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
MIG v3.6-v3.7,Virtex-6多路控制器 – 所有FF1760封装的默认存储区选择导致MAP错误
1
xilinx_wiki
7年前发布
65
0
0
xilinx_wiki
12.2 FPGA编辑器 – 如何将信号输出到输出引脚进行探测?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
XC9500XL时序 – 当在低功率MacroCell中约束信号时,它会失败时序,但是当MC不是低功率时它会通过。为什么?
xilinx_wiki
7年前发布
40
0
0
xilinx_wiki
ML40x – J5连接器上的LVDS支持
1
xilinx_wiki
7年前发布
85
0
0
xilinx_wiki
Virtex-6系统监视器 – UG370图26中交流阻抗匹配的说明
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
客户服务 – 如何订购DVD?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
12.3 ChipScope IBERT – 如果迭代停留时间大于20秒,扫描会挂起
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
12.1 EDK,xps_ll_temac – 如何在以太网MAC上设置低级参数?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
12.x ChipScope – 在设计中插入ChipScope内核后,MAP报告“ERROR:LIT:292”
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
12.2 EDK – 概念工具和技术(EDK_CTT.pdf)链接不正确
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG v3.6-v3.61 Virtex-6 DDR3多控制器 – GUI仅允许为CXT-1器件生成单个控制器
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Aurora 64b / 66b v4.1 – 仿真和硬件始终保持复位状态
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
MIG v3.6-v3.7 Spartan-6 MCB – 警告:sim – ProjectMgmt – 循环参考:工作:模块| mux
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.x ChipScope Pro,IBERT,Spartan-6,GTP-TX缓冲区默认为关闭远端环回
xilinx_wiki
7年前发布
48
0
0
xilinx_wiki
FIFO Generator v6.2 – FIFO的异步复位行为以及何时可以开始断言写使能和读使能
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
7.1i CPLDfit:错误:Cpld:832 – ‘q’被分配给无效位置(’BANK2’)
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
8.1.3i Netgen:XC9536 timesim端口错误
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
8.2 CPLDfit – fitter报告提到不再支持Chipviewer
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
7.1i CPLDFit – 时钟分频器输出的timespec不会自动调整
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
7.1.1 CPLDFit – 当CLR绑定为高时,FDC的实现不正确
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
10.1i CPLDfit – 报告文件中FDCPE的错误等式
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
10.1i CPLD时序报告 – HTML报告统计表中忽略了一些失败的路径
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
11.1 CPLDfit – Linux上的失败消息:“由于不正确的约束,cpldfit失败:
xilinx_wiki
7年前发布
9
0
0
上一页
1
…
32
33
34
35
36
…
368
下一页
跳转
129人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
440
阅读
25.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则