首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
MIG 7系列 – 使用“验证引脚更改和更新设计”生成设计时,不保留mig.prj中设置的输入时钟周期
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
LogiCORE IP Aurora 64B66B v7.1 – ISE 14.1 / Vivado 2012.1 – 发行说明和已知问题
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
14.1 – EDK / XMD – 在系统复位之前,XMD不会发出DBG_EN = 0
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.1 – EDK / SDK – 用户无法使用Zynq在SDK变量窗口中添加/修改全局变量
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.1 – EDK / SDK – 针对Microblaze的Linux HelloWorld应用程序使用CodeSourcery构建
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
14.1 – EDK / SDK – 如果指定了Remote Absolute File Path,则gmon.out不可用
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
14.1 – EDK / SDK – 如果未指定完整路径,则不会覆盖创建启动映像
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
ModelSim – 致命:(vsim-3729)用于混合语言PCIe示例设计
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
PlanAhead – 无法一起启动多个综合和实施运行
1
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
2012.1 Vivado设计套件 – 未找到Vivado教程
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
FIFO Generator v9.1-ISE 14.1 / VIVADO 2012.1 – ISE的发行说明和已知问题
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
PlanAhead – 如何写出源文件列表?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
2012 Vivado – 用户界面(GUI)和项目管理已知问题
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
14.x ChipScope Pro和2012.x Vivado调试 – 14.x ChipScope Pro和2012.x Vivado调试工具的已知问题
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
14.1 EDK – AXI以太网v3.01.a支持Zynq器件
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG 7系列DDR3 RDIMM – 设计不适用于硬件
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
LogiCORE IP JESD204 – 选择收发器共享时,配置地址映射是什么?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Vivado约束 – 如何将ISE FROM:TO:值约束转换为XDC?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
Kintex-7和Virtex-7 GTX收发器上电/断电设计咨询
2
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
LogiCORE DisplayPort v2.3 – 为什么即使发生HDP,AUX REPLY_STATUS寄存器仍保持为REPLY_IN_PROGRESS?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
Vivado – 如何获取或设置Vivado环境?
xilinx_wiki
7年前发布
115
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.4 – 如何识别CRC错误
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
配置 – 如何为Multiboot SPI Flash生成BIN文件?
1
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
14.x PlanAhead – PlanAhead工具应用的约束似乎与我的UCF文件中的约束不匹配
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado IP流 – 有没有办法为Vivado中生成的IP内核指定输出目标?
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
PlanAhead – [Common-53]用户例外:无开放式设计。请在执行此命令之前打开设计
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC,信号 – GPIO可以观察MIO接口信号逻辑电平
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Zynq-7000 SoC,信号 – EMIO上的SDIO三态使能信号具有错误的极性
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
14.1 – EDK / SDK – SDK在为Microblaze应用程序编译程序集文件时使用了错误的选项
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
LogiCORE IP万兆以太网PCS / PMA v2.3(10GBASE-R / KR) – Kintex-7器件 – BUFH可能需要驱动MMCM输入
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
76
77
78
79
80
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则