首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2012.x Vivado – … / xilinx / my14 / Vivado / 2012.1 / tps / lnx64 / jre不存在
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD)v3.0 – 如何使用GPP接口将我写入字体表?
2
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
SelectIO Design Assistant:与Xilinx器件接口
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
用于PCI Express v1.5的7系列集成模块(Vivado 2012.1) – VHDL根端口配置支持
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
14.1 EDK – 如何使用KC705从闪存启动应用程序?
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
14.1 EDK – 如何将应用程序引导到Block RAM中。
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC – 处理系统IP和相关行业标准
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
MIG 7系列解决方案中心 – 设计助手 – DDR3 Jedec规范 – ZQ校准
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
14.1 – EDK – Questa Simulator Box在Windows 7操作系统的XPS中显示为灰色
2
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
CompXlib:gtx_ dual_ fast_ 003.vp(11):在受保护区域中。
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Spartan-6:比特流文件大小是否随逻辑变化而变化?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
AXI总线功能模型v2.1及更早版本 – 如何在Windows中使用ModelSim PE执行AXI总线功能模型(BFM)示例仿真?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
7系列GTP收发器 – 必须在TX / RXOUTCLK和MMCM / PLL之间使用BUFG / BUFH
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
LogiCORE IP SMPTE SDI(SD / HD / 3G-SDI) – 发行说明和已知问题
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
MicroBlaze – Vivado 2013.4及更早版本工具的发行说明和已知问题
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE IP CPRI核心 – Vivado 2013.1和更新工具版本的发行说明和已知问题
xilinx_wiki
7年前发布
40
0
0
xilinx_wiki
LogiCORE IP FIFO生成器 – 发行说明和已知问题
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
7系列终端电阻中允许的最大电流
2
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
7系列 – OSERDESE2 – TBYTE_CTL和TBYTE_SRC属性应该设置为什么?什么可能导致我的OBUF出乎意料的三态?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
7系列FPGA GTH收发器初始ES CES9937硅 – 链路余量减少
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
初始ES芯片中的7系列FPGA GTH收发器RXOUTCLK端口
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
14.1 EDK – 时钟发生器4.03a产生无效的HDL
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Logicore IP Aurora 64B66B v6.2 – 针对使用Virtex-6 GTH收发器的热插拔应用程序定位Aurora 64B66B内核
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE IP DisplayPort v2.1,v2.2。,v2.3,v3.1 – 当不支持Virtex-5 FPGA时,为什么DisplayPort核心硬件验证列出了DNMEG_V5_T_PCIE板?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
7系列FPGA GTH收发器 – RX终端使用模式
xilinx_wiki
7年前发布
67
0
0
xilinx_wiki
RXAUI v2.3及更早版本 – 针对Virtex-6 GTX器件时RCV_TERM_VTTRX没有最佳设置
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Vivado HLS – Java 2平台标准版二进制文件已停止工作
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
14.1 PlanAhead – 使用PlanAhead GUI中的ModelSim生成“ERROR:[Runs-112]无法找到ModelSim’vsim”可执行程序……“
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 – 调试和数据包分析指南
xilinx_wiki
7年前发布
60
0
0
xilinx_wiki
PlanAhead – 严重警告:[Designutils-31]无法识别的符号[0] .usub“给出了使用generate语句创建的子模块
xilinx_wiki
7年前发布
21
0
0
上一页
1
…
77
78
79
80
81
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则