首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 143
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
7系列 – OSERDESE2 – TBYTE_CTL和TBYTE_SRC属性应该设置为什么?什么可能导致我的OBUF出乎意料的三态?
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
7系列FPGA GTH收发器初始ES CES9937硅 – 链路余量减少
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
初始ES芯片中的7系列FPGA GTH收发器RXOUTCLK端口
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
14.1 EDK – 时钟发生器4.03a产生无效的HDL
xilinx_wiki
8年前发布
17
0
0
xilinx_wiki
Logicore IP Aurora 64B66B v6.2 – 针对使用Virtex-6 GTH收发器的热插拔应用程序定位Aurora 64B66B内核
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
LogiCORE IP DisplayPort v2.1,v2.2。,v2.3,v3.1 – 当不支持Virtex-5 FPGA时,为什么DisplayPort核心硬件验证列出了DNMEG_V5_T_PCIE板?
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
7系列FPGA GTH收发器 – RX终端使用模式
xilinx_wiki
8年前发布
68
0
0
xilinx_wiki
RXAUI v2.3及更早版本 – 针对Virtex-6 GTX器件时RCV_TERM_VTTRX没有最佳设置
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
Vivado HLS – Java 2平台标准版二进制文件已停止工作
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
14.1 PlanAhead – 使用PlanAhead GUI中的ModelSim生成“ERROR:[Runs-112]无法找到ModelSim’vsim”可执行程序……“
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 – 调试和数据包分析指南
xilinx_wiki
8年前发布
61
0
0
xilinx_wiki
PlanAhead – 严重警告:[Designutils-31]无法识别的符号[0] .usub“给出了使用generate语句创建的子模块
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
SelectIO Design Assistant:性能 – 单端I / O标准
3
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
SelectIO Design Assistant:性能 – 差分IO标准
1
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
SelectIO Design Assistant:性能 – 互补的单端I / O标准
1
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
SelectIO Design Assistant:性能 – 影响性能的因素
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
Vivado – 我在哪里可以找到进程运行时信息?
xilinx_wiki
8年前发布
63
0
0
xilinx_wiki
14.1 EDK – 如何从ML605上的Platform Flash XL引导应用程序?
xilinx_wiki
8年前发布
40
0
0
xilinx_wiki
2012.2 Vivado – 有没有办法在Vivado文本编辑器中更改背景颜色?
xilinx_wiki
8年前发布
163
0
0
xilinx_wiki
13.4 BitGen – 错误:PhysDesignRules:10 – 网络完全取消路由。
2
xilinx_wiki
8年前发布
49
0
0
xilinx_wiki
14.1 EDK – FlashWriter“将ELF转换为可引导的SREC格式”显示为灰色
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
14.1 PlanAhead – 实现EDK项目导致“错误:NgdBuild:634 – 无法打开输入BMM文件”
xilinx_wiki
8年前发布
17
0
0
xilinx_wiki
Vivado IP流 – 有没有办法,使用Tcl,确定是否将通过示例设计交付IP内核?
xilinx_wiki
8年前发布
38
0
0
xilinx_wiki
2012.4 Vivado,PlanAhead – 可以将第三方综合工具集成到Vivado和PlanAhead工具中吗?
xilinx_wiki
8年前发布
58
0
0
xilinx_wiki
Netgen – 当没有提供时序约束时,SDF中存在单个MAX延迟
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
13.4 EDK – 导入现有外围器件时不包括CIP HDL文件
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
Zynq-7000,千兆以太网模块 – EMACPS驱动程序 – 以太网驱动程序示例不起作用
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
Vivado实施 – Vivado是否支持多线程实施?
xilinx_wiki
8年前发布
25
0
0
xilinx_wiki
Zynq-7000 SoC OS – Xilinx SDK是否支持Zynq的Linux器件树生成器?
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
14.1 EDK – 导出到硬件会产生内部数据异常:xps应用程序失败!
xilinx_wiki
8年前发布
12
0
0
上一页
1
…
78
79
80
81
82
…
368
下一页
跳转
143人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则