首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
14.1 EDK,AXI互连 – 互连14.2 GUI预览
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
DLYSRESETDONE上的7系列GTX最小脉冲宽度和缓冲旁路自动模式下的PHALIGNDONE
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado IP流程 – VLNV一词代表什么?
xilinx_wiki
2年前回复
282
1
0
xilinx_wiki
许可 – 我在哪里可以找到Vivado设计套件的最终用户许可协议(EULA)和第三方许可协议?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
14.1 EDK,SDK – 修改编译器库选项会破坏项目(ld.exe:找不到-l-Wl)
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
CompXlib – 警告:CompXlib:272 – 由于某些问题,CompXlib无法备份’C:/modeltech_66f/.bak’文件
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
7系列 – 错误:Bitgen:145 – 如果设计未使用Multiboot并且未设置Bitgen -g ConfigFallback选项,为什么RS0和RS1引脚仍然存在?
xilinx_wiki
7年前发布
75
0
0
xilinx_wiki
RXAUI v2.3,Vivado – Verilog模块的潜在命名冲突
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
AutoESL – 综合报告错误“@E [SYNCHK-74]不支持递归函数:在以下函数中找到递归’ap_fixed_base – >’ap_fixed_base’”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.2 EDK – 切换PS_SRST_B在使用BOOT.bin从SD或QSPI启动时不配置PL
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
Vivado HLS – 为什么循环的行程计数和延迟未确定?
xilinx_wiki
7年前发布
130
0
0
xilinx_wiki
AutoESL – 如何指导使用2级流水线多路复用器实现乘法?
xilinx_wiki
7年前发布
61
0
0
xilinx_wiki
SelectIO Design Assistant – 调试不提供预期数字值的芯片之间的接口。信号完整性调试的最佳实践
4
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
FPGA编辑器:FPGA编辑器需要很长的运行时间来回放脚本文件以探测信号。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG 7系列DDR3L – DDR3L器件可以在1.5V VDD下工作,并且可以达到数据手册中规定的DDR3最大额定7系列性能吗?
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
ISE 14.1 – Spartan-6行为仿真 – ODDR2输出未按预期对齐。
2
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
14.x TRCE / Timing Analyzer – 时序分析中不包括从触发器到MCB“SYSRST”引脚的复位路径
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
LogiCORE IP视频去隔行器v2.00.a和v3.00.a的设计咨询 – 为什么在从视频去隔行扫描寄存器中读取时,我总是会收到零?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.1 – EDK – axi_7series_ddrx内存控制器是否支持自刷新模式?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Kintex-7和Virtex-7 FPGA生产GTX收发器的设计咨询
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
AutoESL – 查看.cpp源文件时,指令窗格为空
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
SelectIO设计助手:IBIS模型和仿真 – 使用IBIS模型
10
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
SelectIO设计助手:IBIS模型和仿真
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
SelectIO设计助手:IBIS模型与仿真 – IBIS模型背景
3
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
14.2 – 7系列GTP IBERT – 在IBERT中发出QUAD重置可能导致其他收发器丢失链路状态
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
MIG 7系列 – 无法使用200 MHz输入时钟以533 MHz的频率运行存储器时钟频率
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
MIG 7系列DDR3 – 在DQS FOUND校准阶段由存储器模型报告的tRFC最大违规
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 由于逻辑放置不正确,某些配置无法满足时序要求
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MIG 7系列 – 在某些多控制器配置中,VCC_AUX可能设置不正确
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
MIG 7系列DDR3 – DQSFOUND校准阶段可以进入无限循环
xilinx_wiki
7年前发布
23
0
0
上一页
1
…
79
80
81
82
83
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则