Altera-Intel

帖子 1.7W+互动 445关注 57

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

超级版主发布

57人已关注

Altera-Intel

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

发布

帖子

1.7W+

互动

445

阅读

20.4W+

搜索

Altera-Intel

11.4 – 错误：EDK：3452 – IPNAME：bram_block INSTANCE：xps_bram_if_cntlr_0_block

Virtex-6 FPGA GTX收发器向导v1.4 – “错误：整数文字1的类型不是ieee.std_logic_1164.std_logic”

MIG Virtex-6 DDR2 / DDR3 – 重新同步（RSYNC）逻辑使用和布局

CORE Generator – IP核定制GUI中使用的键盘控制或热键有哪些？

MIG Virtex-6 DDR2 / DDR3 – DQS I / O布局

12.3 / 13.4 / 14.7错误：当时钟引脚未正确分配时，放置在Spartan-6中的1073

11.4布线 – 警告：布线：436 – 布线器检测到OSERDES的CLKPERF引脚不可布线的情况

11.x ISIM – 如何保存波窗的配置？

ISE – 如何获得独立编程工具？

14.x时序分析 – 为什么期间要求不同于PERIOD约束中定义的期间？

MIG Virtex-6 DDR2 / DDR3 – 终端和I / O标准指南

MIG Virtex-6和7系列DDR3 – 飞越拓扑要求

MIG Virtex-6 DDR2 / DDR3 – 跟踪匹配指南

PlanAhead – 如何更改引脚总线的I / O标准？

SPI-4.2 Lite v5.1 Rev2 – MMCM多值超出Virtex-6 FPGA的允许范围

11.5 EDK – Clock_Generator v3.00.a，v3.02.a，Virtex-6 MMCM CLKFBOUT_MULT_F = 2,3,4无效

Virtex-6 FPGA的设计咨询主答复记录

11.5 EDK – SP601板上的Ethernet Lite内核可能无法满足时序要求

11.4 ISE仿真器（ISim） – 在仿真重启期间不会初始化双向信号

SPI-4.2 Lite v5.1 Rev2和SPI 4.2 v9.3 Rev2 – MMCM可能无法锁定，导致使用VCS进行仿真失败

MIG – 同时切换噪声（SSN）计算

如何在Xilinx.com上创建新帐户？

12.1 EDK – 嵌入式Linux在PowerPC405复位时挂起

11.x ISE仿真器（ISim） – 无法观察输出缓冲区的输出

10.1 / 11.x COMPXLIB-不更新ModelSim安装目录下的modelsim.ini文件

11.x ChipScope Pro – 在ICON内核的JTAG时钟上始终启用BUFG插入

10.1 / 11.x ChipScope Pro – “根据此信号导入文件，没有有效的单位或器件可用。”

Spartan 3A ICAP要求

MIG v3.4 – ISE Design Suite 12.1的发行说明和已知问题

MIG Virtex-6 DDR2 / DDR3 – 通用板级调试

Altera-Intel