Altera-Intel

帖子 1.7W+互动 422关注 50

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

超级版主发布

50人已关注

Altera-Intel

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

发布

帖子

1.7W+

互动

422

阅读

19.2W+

搜索

Altera-Intel

altera FPGA 常见问题解决方法3

FPGA视频接口之Altera LVDS IP用法（上）3

verilog 实现 ram的一些代码以及理解

FPGA同步电路的时序模型分析(一)2

采用FPGA更新传统系统你需要知道的关键几点3

【分享】ALTERA FPGA 使用axf文件生成用于裸机SD卡启动的相关命令

你说FPGA工程师苦不苦，这个点还在给客户调板子^_^1

接收触发后使用fpga对高速ADC输出数据采集并上传上位机

ALTERA FPGA qsys中cyclone V的transceiver PHY选哪个

安装和配置AOCL for intelFPGA on ubuntu时，遇到的PCIe安装问题1

请教quartus II自定义IP能否实现参数设置？

altera FPGA DDR2的 dqs_int_delay_in<0> 的时序，怎么调整？

“Error (176060): The transmitter driving I/O pin”错误是怎么回事？1

请教大牛一个问题， Cyclone系列的fpga 功耗最大会达到多少呢?

altera的gclks时钟专用管脚能当普通IO使用吗？

LATTICE EPC3 DDR3管脚约束给与BANK冲突1

ALTERA FPGA quartus 18.0 在ubuntu16.04上使用MegaWizard生成IP时非常卡，怎么解决？

无法启动MegaWizard™插件管理器。在指定的库路径中找不到PLL英特尔®FPGAIP v18.0

为什么我会偶尔看到高误码率

为什么我在rx单工模式下使用到达10个收发器时看到高频，保留未使用的链路

为什么Soft LVDS Intel FPGA IP v18.0无法打开进行编辑

为什么英特尔®Quartus®Primefitter无法找到SDC生成的时钟？

为什么在设计编译完成后不会自动生成数据表报告和输入/输出报告

错误（17950）：器件中未保留与CLKUSR对应的引脚。无法执行未使用的RX时钟解决方法。

为什么英特尔®Stratix®10PCIe *硬IP的VCS仿真会返回此RT警告：“独特情况”声明中有多个条件匹配？

为什么Quartus Pro设计编译显示警告消息：“忽略set_max_skew at alt_e2550_ptp_fifo_top.sdc”？

为什么英特尔®Arria®10PCIe * IP根端口在接收格式错误的完成数据包时未更新AER寄存器？

为什么我在Signal Tap II Logic Analyzer工具栏中看到丢失的图标？

为什么低延迟以太网10G MAC IP忽略了基于优先级的流控制（PFC）队列实现中的顺序XON请求？

UltraScale + PCI Express集成模块（Vivado 2018.2） – 与Dell 5820/5810/7910系统的链接问题

Altera-Intel