Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布51次阅读

我在哪里可以找到旧版本的莱迪思软件？

所有旧版本的莱迪思软件都可以从莱迪思网站的软件存档部分下载。
去：
www.latticesemi.com
＆GT;＆GT;在“产品”下＆gt;＆gt;在“软件工具”＆gt;＆gt;下点击“软件档案”，在此页面下的“文档档案”＆gt;＆gt;。单击DOWNLOADS选项卡下的“可下载软件”，将...

评分

等级-LV1-ChipDebug

8年前发布51次阅读

ICECUBE2砂纸抛出错误，表示无法放置PLL实例。用户如何解决这个问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论

-1

等级-LV1-ChipDebug

8年前发布51次阅读

如果找不到许可证文件，ispLEVER是否会运行，或者无效？

通常，当找不到ispLEVER的许可证文件或无效时，ispLEVER 7.1的项目导航器GUI将启动，最新的项目将正常加载。尝试在许可文件中描述的ispLever中运行各种功能时，例如Synplify，Active HDL，Reveal，Maco IP，FPSC，DSP ......那些将无法运行，并且Windows弹出...

评分

等级-LV1-ChipDebug

3年前更新51次阅读

莱迪思Avant平台：专为中端FPGA市场量身打造

引言
几十年来，FPGA产品一直是设计工程师所熟知且经常使用的电子硬件。FPGA通常使用逻辑单元（LC）来区分逻辑密度。可以根据逻...

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布50次阅读

我是否可以在不必贯穿整个Lattice Diamond设计流程的情况下对我的设计进行布局布线（PAR）更改？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布50次阅读

是否可以确定ispVME数据文件执行的功能？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布49次阅读

为什么我的LigTimeCo32调试会话无法启动？

调试一个LaTICEMICO32 C/C++项目时遇到的一个常见问题是一个错误消息：“检查目标FPGA包含一个LM32 CPU，其中启用了Debug启用，FPGA配置正确。”此错误消息有几种可能的原因：FPGA首选文件没有实现或有错误的值内存LATICEMICO32异常基地址指向没有有效的操作...

评分

等级-LV1-ChipDebug

8年前发布49次阅读

如何在FPGA的首选文件中找到DCS？

DCS是一种数字时钟选择，一种时钟多路复用器，可用于LatticeSC / M，LatticeXP2，LatticeECP2 / M和LatticeECP3等器件。
如何在.lpf首选项文件中分配DCS位置？
语法如以下示例所示：
LOCATE COMP“xxxx”SITE“DCSTB”;

评分

等级-LV1-ChipDebug

8年前发布49次阅读

我应该怎么做LatticeECP3 DDR3内存接口VTT终端？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布49次阅读

MACHXO2-PLL支持扩频输入吗？

关于特性的数据SSC支持MACHXO2不可用.PLL可以跟踪慢移动的输入频率，但是它需要由客户测试。锁相环的环路带宽频率马氏体大约是900千赫。对于典型SSC时钟，调制频率约为30 kHz～50 kHz。所以，马氏体可以容忍SSC参考时钟并保持同步。

评分

等级-LV1-ChipDebug

8年前发布49次阅读

开始使用莱迪思PAC-Designer混合信号软件的最佳方法是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布49次阅读

为什么ispVM不验证其他供应商的STAPL编程文件？

情况：
您将另一个供应商的JEDEC文件转换为STAPL格式，并希望验证其他供应商的设备是否在一系列设备中正确编程，但在使用ispVM的验证操作时，其他供应商的设备仍在编程而不是经过验证。
回答：
ispVM系统软件将处理其他供应商生成的STAPL文件中指定的操作。 i...

评分

等级-LV1-ChipDebug

5年前发布49次阅读

diamond 的MIPI D-PHY V1.1这个IP要如何控制输入HS才会有输出

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

3年前更新49次阅读

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计

作为低功耗可编程器件的领先供应商，可持续发展始终是莱迪思产品创新的一个核心指导原则。在过去几年里，莱迪思与Swissloop合作...

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-ChipDebug

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-ChipDebug

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-ChipDebug

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新49次阅读

FPGA让工业4.0大放异彩

技术领域最热门的话题之一就是工业4.0，它本质上是指将数字化、自动化和互连计算智能融入制造业。这背后的思路就是将云计算、物...

FPGA让工业4.0大放异彩-ChipDebug

FPGA让工业4.0大放异彩-ChipDebug

FPGA让工业4.0大放异彩-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布48次阅读

如何在莱迪思FPGA中使用互补输出？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布48次阅读

PCIe SGDMA参考设计的吞吐量是多少？测试设置结果结论

大多数使用Lattice PCIe和SGDMA IP内核的人都想知道吞吐量。这是一个有效的问题，但很难肯定地回答。吞吐量的问题在于它非常系统和应用程序。对性能的最大影响是Root Complex中缓冲区的大小。整个应用程序对性能也有很大影响。此常见问题解答将查看我们使用PC...

评分

等级-LV1-ChipDebug

8年前发布48次阅读

在哪里可以找到有关如何从JEDEC文件生成SVF文件的信息？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布48次阅读

莱迪思SGMII IP（串行千兆位媒体独立接口）接收端的不同数量的前导码（5或6）是否与SGMII协议匹配？

是的，莱迪思的SGMII IP（串行千兆位媒体独立接口）与SGMII 802.3协议相匹配。
根据Start_of_Packet定界符（SPD）的描述，PCS（物理编码子层）将用SPD替换MAC前导码的第一个八位字节。
根据End_of_Packet定界符（EPD）的描述，/ I /应该在偶数编号的代码组上...

评分

等级-LV1-ChipDebug

8年前发布48次阅读

在NC-Verilog中编译/精心设计基于SERDES的设计有哪些步骤？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布48次阅读

跟踪报告中“潜在电路回路在时序分析中发现”意味着什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布48次阅读

“APIO”在莱迪思钻石地图报告中代表什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布48次阅读

在MachXO2上实现MIPI CSI2 RX接口时，Bank2 Vccio可以连接到3.3V而不是2.5V吗？

具有用于MIPI CSI2 RX接口的LVDS输入的Bank2可以将Vccio连接到3.3V。
请参阅MachXO2数据表“直流和开关特性”部分下的LVDS的“sysIO差分电气特性”。

评分

等级-LV1-ChipDebug

8年前发布48次阅读

哪些格式的视频传输模式由格子？DSI-RX参考设计？RD1185支持？

DSI-RX参考设计RD1185）支持在MIPI DSI规范V1.1中定义的所有视频传输模式：具有同步脉冲的非突发模式具有同步事件的非突发模式突发模式DSI-TX参考设计（RD1184）支持两种模式：具有同步脉冲的非突发模式具有同步事件的非突发模式

评分

等级-LV1-ChipDebug

8年前发布48次阅读

如何使用部署工具生成启用Turbo编程模式的VME文件？

用户可以选择“Turbo”模式在格菱形编程器中，并将程序员设置保存为.xCF文件。然后使用.xCF文件生成.VME文件。

评分

等级-LV1-ChipDebug

8年前发布48次阅读

SerDes TX PLL需要多长时间才能锁定？

对于LatticeECP2M和LatticeECP3，SerDes TX PLL锁定时间取决于PLL_LOL_SET的值和TX参考时钟（REFCLK）的质量。假设REFCLK稳定，下面给出的时间是从Quad Reset的释放开始测量的。
PLL_LOL_SET =“00”需要140万单位间隔（UI）
448us @ 3.125Gbps
560us @ 2.5Gp...

评分

等级-LV1-ChipDebug

8年前发布48次阅读

设备的FIT率是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布47次阅读

ispLEVER Starter和Service Pack有任何限制吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布47次阅读

为什么在混合Verilog / VHDL设计模拟中出现“ELAB2_0093”错误？

当您的顶层设计采用VHDL时，会发生这种情况，但其中一个较低级别的模块（例如，使用IP Express生成的PLL）位于Verilog中。
请注意，Lattice OEM Compiled库对VHDL和Verilog有不同的命名法。例如，“sc”是VHDL的SC / M库名称，“ovi_sc”是Verilog的SC / M库...

评分

等级-LV1-ChipDebug

8年前发布47次阅读

什么“致命：设计单位的过时库格式”Modelsim错误是什么意思？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…21 222324 25…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则