Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布63次阅读

EFB WISBONE接口读写事务似乎没有正确地模拟。

EFB WISHOBE接口的读写事务显示在TN1246（2012年6月）图17-3和17-4中。这些数字显示“WByAcxIO”在标称1时钟延迟之后关于“WBSSTBI i”的断言。然而，在一些功能模拟中，客户看到一个明显的不匹配，“WBAKAXIO”立即出现。文件是正确的。然而，一个小的住宿是...

评分

等级-LV1-ChipDebug

8年前发布21次阅读

我可以在具有相同分频器设置的多个PLL输入频率之间切换吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布13次阅读

格子钻石程序员不列出一个新的SPI闪存设备，我想使用，有工作吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布27次阅读

使用Deployment Tool生成数据和算法文件时，为什么我的FPGA无法从Slave SPI Embedded正确配置？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布15次阅读

什么是PLL延迟倍增器“动态模式”，为什么“可编程延迟单元”是数据手册中的一个范围？

延迟乘数是用于修改PLL输出时钟占空比的静态值。延迟乘法器通过等式“delay * delay multiplier”推动时钟边沿。单个延迟块的值在
LatticeECP3系列数据手册 - DS1021
第3-34页，sysCLOCK PLL时序表，tPA，“可编程延迟单元”。
去莱迪思

评分

等级-LV1-ChipDebug

8年前发布36次阅读

SCLK和DQCLK使ODDRX2工作的要求是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

Lattice的参考设计“HDMI / DVI接口”能否支持音频功能？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布15次阅读

Lattice的参考设计“HDMI / DVI接口”能否支持HDMI / DVI规范中定义的所有分辨率？

不可以。目前的参考设计RD1097仅支持1024x768 @ 60Hz（65MHz像素频率）至1600x1200 @ 60Hz（162MHz像素频率）之间的分辨率。
您可以从表6和表7中获得详细信息，
LatticeECP3HDMI / DVI接口 - RD1097
。

评分

等级-LV1-ChipDebug

8年前发布32次阅读

请提供LatticeECP3 SERDES的预加重特性数据。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布19次阅读

SDEDE的所有TX PLL时钟都能直接驱动主时钟路由吗？

不，只有每一个SDEDEQUAD信道0中的TX PLL半/全速时钟可以直接驱动主时钟路由。八个初级时钟（CLK0~CLK7）可用于LaTiCeCp3器件。直接驱动主时钟路由：在第0频道中的TXPLL半速率时钟——“TXA半时钟CKLYCH0”是有效的候选。第0频道的TXPLL全速率时钟——“TxSul...

评分

等级-LV1-ChipDebug

8年前发布70次阅读

BLOCK约束是否限制了可以实现的时序报告中报告的最大覆盖率％（<100%)?

Lattice Diamond布局布线工具生成的时序报告报告了时序覆盖率％。该数字告诉用户他们的时间报告是多么完整。。一些客户需要100％的时序覆盖，以确保他们的设计完全定时。。在某些情况下，您无法获得100％的时序覆盖率。实现100％的时序覆盖率取决于所使用的BL...

评分

等级-LV1-ChipDebug

8年前发布27次阅读

在执行OrcJCMPL.BaseMimSimultVHDL库编译脚本之后，为什么在编译设计时，我会得到关于未扩展库元素的错误？

下面的在线软件文档解释了如何编译独立的模型库流的VHDL源库文件：从格子钻石软件工具：选择帮助& GT；晶格钻石帮助。在新的弹出式Web浏览器中，选择模拟设计-GT；第三方模拟器-&用导师图形模型执行模拟。从格子ISPLIFEN软件工具：选择帮助-GT；ISPLI...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

如何为SERDES实现外部参考时钟？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布233次阅读

在Lattice Diamond中，引脚布局文件和引脚输出文件有什么区别？

引脚布局文件是设计中引脚信息和分配的报告。它是使用文件＆gt;导出引脚布局文件在Lattice Diamond电子表格视图中创建的
引脚布局文件可以是可用引脚，焊盘名称，功能，存储区，极性，I / O类型，用户分配和默认属性以及PAR后分配的列表。引脚布局文件还可以...

评分

等级-LV1-ChipDebug

8年前发布19次阅读

使用PCLK引脚我在PAR中收到一条警告，我的辅助时钟将使用常规路由。为什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布29次阅读

Lattice ECP3器件具有低功耗族。可以将用于常规器件的比特流编程在低功率器件中吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布28次阅读

在SDEDs串行输入中，LATECIECP3 PCS/SerDES中的信号检测电路的RX损耗如何响应于恒定的值或信号电平的下降？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布25次阅读

我可以使用哪种模型来模拟Lattice IO封装寄生效应？

莱迪思提供IBIS和HSPICE模型来评估莱迪思器件上的IO寄生效应。
IBIS模型
您可以通过访问设备系列网页找到大多数莱迪思软件包的IBIS模型，然后单击页面左侧的IBIS模型链接。例如，您可以通过访问来查找IBIS模型链接
LatticeECP3的

评分

等级-LV1-ChipDebug

8年前发布19次阅读

为什么我的设计无法编译警告1211：生成NAF文件失败？

如果您的Power Manager II设计无法编译并在错误消息窗口中发出警告1211，则可能是由于在项目文件名或路径名中使用空格或周期而引起的。AELD-2BLF；ABEL HDL处理器PAC设计师6.30版权所有，1992年至2005年，莱迪思半导体公司。版权所有版权所有〉，1992—1999年...

评分

等级-LV1-ChipDebug

8年前发布11次阅读

我的PAC设计器项目中的一个输出引脚现在被指定为一个节点。为什么它会改变，我如何将它变回输出？

PAC设计器LoGuiBudier软件不应该将输出指定为节点，这是软件早期版本中的一个问题。这个任务的一个PAC设计器项目被破坏，不能在PAC设计器中被固定。建议升级到PAC DESGIENER版本6.2或更新。

评分

等级-LV1-ChipDebug

8年前发布27次阅读

如何保证状态机从任何无效状态返回到已知状态？

状态机在合成后用编码状态寄存器实现。状态机的所有状态将由状态寄存器的值来表示。但是状态寄存器的某些值可以设置为未定义状态，即所谓无效状态。例如，一个热编码状态机的有效状态将状态寄存器设置为1位，另一位设置为0。国家登记册的任何其他值都被视为无...

评分

等级-LV1-ChipDebug

8年前发布18次阅读

我可以将双链路7：1 LVDS引脚锁定在LatticeECP3-17EA器件的左侧和右侧吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布42次阅读

在我的设计中，如何将延迟添加到网络中？

在某些情况下，手动增加或控制网络延迟是有用的，以提高保持时间或调整两个网之间的偏差。为了向网络添加延迟，需要向网络添加一个或多个缓冲器。还需要添加属性和偏好，以确保在合成和映射过程中缓冲区不会被移除。下面是示例代码：在Verilog中：模块ADDIDEL...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

SpuliTyPro的选项“固定生成时钟”的功能是什么？

该选项用于生成的时钟转换。也就是说，它的价值是：0 -不转换1 -转换；不报告2 -转换；仅报告无法转换的顺序元素3（默认）-转换；报告所有顺序元素如果一个设计有一个由初始时钟控制的逻辑产生的内部时钟，SypPrimePro将尝试使用生成的时钟逻辑实现逻辑，该逻...

评分

等级-LV1-ChipDebug

8年前发布14次阅读

晶格钻石是否支持一个参数化模块，而不是由IPExchange生成的固定参数模块？

是的，格子菱形支持参数化模块实例化（PMI）流。PMI模块包括PLL、RAM、ROM、FIFO、Ad/Sub、DSP块等。它们可以在格子菱形或ISPLIVER中被容易地实例化。对于实例化的细节，请参阅实例化PMI模块（格子菱形帮助& GT；进入设计&使用模块和GT设计；使用PMI ...

评分

等级-LV1-ChipDebug

8年前发布17次阅读

如何在跟踪报告中检查两个时钟域的路径时序？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布14次阅读

我已成功使用商业设备运行Place＆Route Design。如何为工业级和85C的同一设备生成跟踪报告但不重新运行综合和MPAR？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布19次阅读

How does the output register and read enable (RDEN) signal affect Dual Clock FIFO (FIFO_DC)?

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布32次阅读

为什么我的设计中的移位寄存器是用分布式RAM实现的，而不是寄存器资源？

在合成过程中，如果移位寄存器宽且深，同步化将优化移位寄存器到分布式RAM实现，以节省寄存器资源。这种实现的缺点是移位寄存器将相对于性能产生不利影响。如果性能比区域具有更高的优先级，则可以通过为移位寄存器添加SypLimice属性“SythSrLyStase=寄存器”...

评分

等级-LV1-ChipDebug

8年前发布47次阅读

当我设计的IO缓冲区为3.3V型时，为什么格子软件选择VCCIO组电压小于3.3V？

当将IO缓冲区滞后属性设置为NA时，可能发生上述情况。您可以使用以下三种方法中的一种来设置IO缓冲区RISISISIS属性：ISPLIFEN软件：从进程窗口开始设计设计器目标。选择视图-gt；电子表格视图。从SpReSueHET视图工具中选择端口属性选项卡。格子菱形软件：选择...

评分

上一页 1…32 333435 36…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则