首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Lattice-莱迪斯
帖子 1890
互动 1012
关注 32
莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。
3名版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_fpga
在Lattice MIPI DSI TX RD1184参考设计上增加了个复位模块,部分信号输出异常，请问如何定位问题点？
1
xilinx_fpga
6年前发布
145
1
0
wuzhihua2
对Lattice MIPI DSI TX RD1184参考设计中dcs_rom模块的疑惑
1
wuzhihua2
2年前回复
171
2
0
xilinx_fpga
运行Diamond 3.1 Translate Design出现 “there is no active CLK. ” 错误怎么解决？
1
xilinx_fpga
6年前发布
143
1
0
xilinx_fpga
在用Lattice Diamond 3.1软件过程中，遇到Synthesis exit by 9. Done: error code 9 怎么解决？
xilinx_fpga
5个月前回复
873
3
0
popomao
求助，LATTICE XO2 FPGA下载失败遇到下面错误，怎么检查？
popomao
6年前发布
423
1
0
ipqsn
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作？
ipqsn
6年前发布
220
1
0
popomao
lattice 的XO3 FPGA 可以支持Mini-LVDS吗？
popomao
6年前发布
126
1
0
fuckfpga
使用LATTICE的XO3器件进行调试时，reveal报错”Falied to link signal”怎么解决？
1
fuckfpga
6年前发布
278
1
0
chengfeng
lattice XO3真双口ram AB两个口数据不同步的问题有人遇到过吗？
chengfeng
6年前发布
96
1
0
chengfeng
为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？
chengfeng
6年前发布
175
1
0
inner
Lattice diamond 编译XO3的MIPI工程时报错” Cannot place PIO … because the types of their IOLOGICs are incompatible”, 怎么解决？
inner
6年前发布
165
1
0
chipdebug
在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
29
chipdebug
6年前发布
850
1
0
inner
为什么使用ICT programmer 通过SVF文件进行编程会比使用LATTICE Diamond programmer 通过USB下载线编程慢很多，有没有办法提速？
inner
6年前发布
95
1
0
inner
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？
inner
6年前发布
253
1
0
inner
我可以整合像Tortoise Svn这种第三方插件到Lattice Mico系统中吗？
inner
6年前发布
46
1
0
inner
对于lattice FPGA 器件内硬化的从SPI的EFB仿真，一旦收到的数据字节传输到SPI接收数据寄存器，需要多长时间来设置RRDY位？
inner
6年前发布
109
1
0
inner
在远程计算机上调用PAR（Place and Route）时，为什么LATTICE diamond会将作业分派给远程计算机，并且所有远程计算机上的所有PAR之前的操作都会被跳过？
inner
6年前发布
47
1
0
inner
如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？
inner
6年前发布
205
1
0
inner
Lattice FPGA在diamond的IPexpress中，在频率模式下配置PLL时，IPexpress工具是否可以使用小数N值？
inner
6年前发布
390
1
0
inner
LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？
inner
6年前发布
172
1
0
inner
Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？
inner
6年前发布
147
2
0
fuckfpga
请教大家，用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决？
1
fuckfpga
6年前发布
902
6
0
inner
MCU如何通过Slave SPI接口使用hex文件对Lattice iCE40 FPGA（CRAM）编程？
inner
6年前发布
96
1
0
inner
Lattice FPGA的“DONE_EX”设置选项是什么意思？
inner
6年前发布
99
1
0
inner
LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？
inner
6年前发布
321
1
0
inner
LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁？
inner
6年前发布
139
1
0
inner
LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率（90MHz）？
inner
6年前发布
143
1
0
inner
如何使用C程序对LATTICE（莱迪思）的FPGA / CPLD进行编程，是否有相关文档？
inner
6年前发布
182
1
0
inner
为什么使用Active-HDL Lattice专用版进行仿真时会出现KERNEL: Error等错误？
inner
6年前发布
121
1
0
inner
Lattice（莱迪思）的部署工具 Diamond Deployment Tool支持PCF（Pattern Control Format）格式吗？
inner
6年前发布
84
1
0
上一页
1
…
52
53
54
55
56
…
63
下一页
跳转
32人已关注
分享
Lattice-莱迪斯
莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。
发布
关注
帖子
1890
互动
1012
阅读
13.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
