首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
易灵思(Elitestek)
帖子 137
互动 53
关注 18
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
2名版主
发布
全部
最新发布
最新回复
热门
精华
XL_易灵思FPGA
flash操作原理
18
XL_易灵思FPGA
6个月前发布
15
0
0
XL_易灵思FPGA
MIPI2.5G DPHY TX demo移植 -v2
11
XL_易灵思FPGA
6个月前发布
53
0
0
XL_易灵思FPGA
programmer下载常见问题总结-v4
25
XL_易灵思FPGA
6个月前发布
194
0
0
XL_易灵思FPGA
易灵思Trion FPGA PS配置模式–update(6)
9
XL_易灵思FPGA
6个月前发布
7
0
0
XL_易灵思FPGA
Efinity debuger常见问题总结-v2
15
XL_易灵思FPGA
6个月前发布
104
0
0
XL_易灵思FPGA
易灵思的时钟网络问题
6
XL_易灵思FPGA
6个月前发布
33
0
0
XL_易灵思FPGA
通过TCL添加IO分配
1
XL_易灵思FPGA
6个月前发布
9
0
0
XL_易灵思FPGA
易灵思Jtag_bridge_loader生成-v2
11
XL_易灵思FPGA
6个月前发布
59
0
0
XL_易灵思FPGA
RISC V的I2C操作
5
XL_易灵思FPGA
6个月前发布
20
0
0
XL_易灵思FPGA
RISCV 操作常见问题集 – v5
25
XL_易灵思FPGA
6个月前发布
110
0
0
XL_易灵思FPGA
Efinity RISC-V IDE入门使用-4
25
XL_易灵思FPGA
6个月前发布
234
0
0
XL_易灵思FPGA
SOC GPIO操作
3
XL_易灵思FPGA
6个月前发布
13
0
0
XL_易灵思FPGA
易灵思SOC onchip RAM初始化
9
XL_易灵思FPGA
6个月前发布
35
0
0
XL_易灵思FPGA
RISCV的中断处理
XL_易灵思FPGA
6个月前发布
18
0
0
XL_易灵思FPGA
RISCV soft JTAG调试_v1.1
6
XL_易灵思FPGA
6个月前发布
33
0
0
XL_易灵思FPGA
如何去掉sapphire soc默认的SPI0和UART0选项
7
XL_易灵思FPGA
6个月前发布
7
0
0
XL_易灵思FPGA
常用时序约束使用说明-v1
17
XL_易灵思FPGA
6个月前发布
40
0
0
XL_易灵思FPGA
逻辑布线锁定
14
XL_易灵思FPGA
6个月前发布
35
0
0
XL_易灵思FPGA
常用时序约束使用说明-v1
17
XL_易灵思FPGA
6个月前发布
7
0
0
XL_易灵思FPGA
时序约束实操
15
XL_易灵思FPGA
6个月前发布
118
0
0
XL_易灵思FPGA
Efinity优化策略
7
XL_易灵思FPGA
6个月前发布
107
0
0
XL_易灵思FPGA
怎样查看input/output delay是否生效
9
XL_易灵思FPGA
6个月前发布
5
0
0
XL_易灵思FPGA
LVDS的GCLK接收方案-v1
8
XL_易灵思FPGA
6个月前发布
20
0
0
XL_易灵思FPGA
1.5G MIPI dsi TX移植注意事项及demo – update8
11
XL_易灵思FPGA
6个月前发布
65
0
0
XL_易灵思FPGA
LVDS用法
15
XL_易灵思FPGA
6个月前发布
13
0
0
XL_易灵思FPGA
I2C笔记
XL_易灵思FPGA
6个月前发布
7
0
0
XL_易灵思FPGA
钛金系列软核MIPI的硬件设计规则
2
XL_易灵思FPGA
6个月前发布
47
0
0
XL_易灵思FPGA
易灵思MIPI CSI 自环调试步骤
20
XL_易灵思FPGA
6个月前发布
157
0
0
XL_易灵思FPGA
易灵思内部重配置实现远程更新 -v1
4
XL_易灵思FPGA
6个月前发布
77
0
0
XL_易灵思FPGA
stderr “java”不是内部或外部命令
1
XL_易灵思FPGA
6个月前回复
7
1
0
上一页
1
2
3
4
5
下一页
18人已关注
分享
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
发布
关注
帖子
137
互动
53
阅读
1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则