
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。

提问 关于TRION系列LPDDR3配置及应用问题?1

提问 易灵思如何固定信号的位置

undefined reference to `trap’2

提问 求这个ddr3的demo1

提问 调用uart IP核,出现这个报错是什么原因呢?怎么解决1

加法进位链的手动约束3

易灵思钛金系列加密方案8

InterfaceDesinger 使用案例-v226

Efinity入门使用-v134

精 Efinity debugeri常见问题总结7


易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
帖子
135
互动
52
阅读
9480
搜索