首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
易灵思(Elitestek)
帖子 124
互动 47
关注 16
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
2名版主
发布
全部
最新发布
最新回复
热门
精华
XL_易灵思FPGA
逻辑布线锁定
14
XL_易灵思FPGA
19天前发布
2
0
0
XL_易灵思FPGA
常用时序约束使用说明-v1
17
XL_易灵思FPGA
19天前发布
1
0
0
XL_易灵思FPGA
时序约束实操
15
XL_易灵思FPGA
19天前发布
19
0
0
XL_易灵思FPGA
Efinity优化策略
7
XL_易灵思FPGA
19天前发布
26
0
0
XL_易灵思FPGA
怎样查看input/output delay是否生效
9
XL_易灵思FPGA
19天前发布
1
0
0
XL_易灵思FPGA
LVDS的GCLK接收方案-v1
8
XL_易灵思FPGA
19天前发布
0
0
0
XL_易灵思FPGA
1.5G MIPI dsi TX移植注意事项及demo – update8
11
XL_易灵思FPGA
19天前发布
3
0
0
XL_易灵思FPGA
LVDS用法
15
XL_易灵思FPGA
19天前发布
0
0
0
XL_易灵思FPGA
I2C笔记
XL_易灵思FPGA
19天前发布
0
0
0
XL_易灵思FPGA
钛金系列软核MIPI的硬件设计规则
2
XL_易灵思FPGA
19天前发布
5
0
0
XL_易灵思FPGA
易灵思MIPI CSI 自环调试步骤
20
XL_易灵思FPGA
19天前发布
14
0
0
XL_易灵思FPGA
易灵思内部重配置实现远程更新 -v1
4
XL_易灵思FPGA
19天前发布
18
0
0
XL_易灵思FPGA
stderr “java”不是内部或外部命令
1
XL_易灵思FPGA
22天前回复
5
1
0
XL_易灵思FPGA
MIP屏输出画面偏移
XL_易灵思FPGA
1个月前发布
21
0
0
XL_易灵思FPGA
由于找不到 libgomp-1.dll,无法继续执行代码。重新安装程序可能会解决此问题
1
XL_易灵思FPGA
1个月前发布
6
0
0
XL_易灵思FPGA
‘utf-8’codec can’t decode byte ox9c in position 2: invalid start byte
2
XL_易灵思FPGA
2个月前发布
5
0
0
XL_易灵思FPGA
Error: Can’t communicate with the CPU
1
XL_易灵思FPGA
7个月前发布
50
0
0
yonghu-
提问
易灵思软核,spi读写flash时只能写256个字节,一页。这是为什么?
1
yonghu-
3个月前回复
39
2
0
Emma Niu
提问
关于TRION系列LPDDR3配置及应用问题?
1
Emma Niu
3个月前回复
44
1
0
祥哥爱学习
提问
易灵思如何固定信号的位置
祥哥爱学习
3个月前回复
20
2
0
XL_易灵思FPGA
Please install usb driver on Interface that Used for SPI Programming.
XL_易灵思FPGA
3个月前发布
10
0
0
XL_易灵思FPGA
Project contains some invalid configuration
1
XL_易灵思FPGA
3个月前发布
5
0
0
Emma Niu
已解决
易灵思在SPI Programmer时报错(2023.2版开发环境+新版下载器)?请帮忙分析分析原因。
1
Emma Niu
3个月前回复
36
6
0
XL_易灵思FPGA
Running Debugger Step 3 fail. See exit code and exit status
1
XL_易灵思FPGA
3个月前发布
29
0
0
XL_易灵思FPGA
api_ms_win-core-path-il-1-1.dll
1
XL_易灵思FPGA
3个月前发布
4
0
0
XL_易灵思FPGA
Project name doesn’t match with design file, Please open PT for design synchronization.
1
XL_易灵思FPGA
6个月前发布
32
0
0
XL_易灵思FPGA
undefined reference to `trap’
2
XL_易灵思FPGA
7个月前发布
7
0
0
XL_易灵思FPGA
Invalid profile, top module is missing
2
XL_易灵思FPGA
4个月前发布
27
0
0
XL_易灵思FPGA
Invalid profile, top module is missing
2
XL_易灵思FPGA
4个月前发布
11
0
0
祥哥爱学习
提问
求这个ddr3的demo
1
祥哥爱学习
4个月前回复
63
3
0
上一页
1
2
3
4
5
下一页
16人已关注
分享
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
发布
关注
帖子
124
互动
47
阅读
5988
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则