易灵思(Elitestek)社区-易灵思(Elitestek)版块-FPGA CPLD-ChipDebug
易灵思(Elitestek)-ChipDebug

易灵思(Elitestek)

帖子 126互动 49关注 16
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
易灵思(Elitestek)-ChipDebug
该帖子部分内容已隐藏
付费阅读
原因:时钟没有进行正确约束。或者存在时序问题。
评分
1分享
评分
5分享
评分
2分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子部分内容已隐藏
付费阅读
已售 2
原因:"xxx"模块重复添加。
请问debug file添加了.json文件,也勾选了,点击ok保存,再一次打开这个界面发现跟原来一样,没有勾选,没有文件,这个怎么解决?-ChipDebug
评分
2分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

评分
1分享
评分
2分享