FPGA CPLD资料源码分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

FPGA CPLD资料源码分享-ChipDebug

FPGA CPLD资料源码分享

帖子 314互动 415关注 37

FPGA CPLD资料源码分享-ChipDebug

2名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV4-ChipDebug

4年前更新87次阅读

PCIe扫盲——TLP Header详解（四）

PCIe PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采...

PCIe扫盲——TLP Header详解（四）-ChipDebug

PCIe扫盲——TLP Header详解（四）-ChipDebug

PCIe扫盲——TLP Header详解（四）-ChipDebug

+12

PCIe扫盲——TLP Header详解（四）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新87次阅读

PCIe扫盲——M-PCIe与MIPI M-PHY

PCIe M-PCIe即Mobile PCIe，主要应用对象是智能手机等嵌入式设备。PCI-SIG在PCIe Spec V3.1中引入基于MIPI M-PHY v2.0的M-PCIe。相比...

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

+1

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新87次阅读

免费分享三本FPGA设计CPU的书籍

该帖子部分内容已隐藏

付费阅读

已售 1

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV1-ChipDebug

3年前更新87次阅读

基于FPGA的SD NAND图片显示实现

文章目录
0、前言
1、目标
2、图片的预处理

基于FPGA的SD NAND图片显示实现-ChipDebug

基于FPGA的SD NAND图片显示实现-ChipDebug

基于FPGA的SD NAND图片显示实现-ChipDebug

+13

基于FPGA的SD NAND图片显示实现-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新85次阅读

PCIe扫盲——Power Management概述（一）

PCIe PCIe总线定义的与功耗管理功能（Power Management，PM）相关的主要有：PCI-Compatible PM、Native PCIe Extensions、Bandwith Ma...

PCIe扫盲——Power Management概述（一）-ChipDebug

PCIe扫盲——Power Management概述（一）-ChipDebug

PCIe扫盲——Power Management概述（一）-ChipDebug

+15

PCIe扫盲——Power Management概述（一）-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新84次阅读

FPGA实现LCD显示屏显示彩条

总体设计系统总体分为五个模块，分别是：rd_id(读显示屏ID模块)，clk_div(时钟分频模块)，lcd_display(lcd屏显示模块)，lcd_driv...

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

+3

FPGA实现LCD显示屏显示彩条-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新83次阅读

PCIe扫盲——TLP Header详解（一）

PCIe 事务层包（TLP）的一般格式如下图所示：
前面的文章介绍过，TLP Header为3DW或者4DW，Data Payload为1-1024DW，最后的TLP Digest...

PCIe扫盲——TLP Header详解（一）-ChipDebug

PCIe扫盲——TLP Header详解（一）-ChipDebug

PCIe扫盲——TLP Header详解（一）-ChipDebug

+2

PCIe扫盲——TLP Header详解（一）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新81次阅读

PCIe扫盲——PCIe错误源详解（二）

PCIe 这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及...

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新80次阅读

PCIe扫盲——PCIe简介

PCIe PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。由Intel在2001年的IDF上提出，由PCI-SIG（PCI特殊兴趣组织）认证发...

PCIe扫盲——PCIe简介-ChipDebug

PCIe扫盲——PCIe简介-ChipDebug

PCIe扫盲——PCIe简介-ChipDebug

+2

PCIe扫盲——PCIe简介-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新79次阅读

自己动手写CPU PDF电子书下载带书签目录完整版.pdf

该帖子部分内容已隐藏

付费阅读

10积分

黄金会员8钻石会员6

此内容为付费阅读，请付费后查看

评分

等级-LV4-ChipDebug

4年前更新77次阅读

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介

PCIe FPGA发展到今天，SerDes (Serializer - Deserializer) 基本上是标配了。从PCI到PCI Express，从ATA到SATA，从并行ADC接口到JESD2...

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

+5

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新77次阅读

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生

PCIe 链路唤醒机制可以让处于非D0状态的Endpoint，通过唤醒来请求Root（软件层）让其返回D0状态。PCIe PM的软件层和PCI PM是兼容的，...

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生-ChipDebug

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生-ChipDebug

1

等级-LV1-ChipDebug

4年前更新77次阅读

基于 FPGA 实现多路UART/SPI通信系统

第一部分设计概述 /Design Introduction本次的设计为多路UART/SPI通信系统，可以实现一对多的通信。系统可以运行在UART模式，也...

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

+1

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新77次阅读

基于FPGA的VGA/LCD显示控制器设计附代码

该帖子部分内容已隐藏

付费阅读

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV1-ChipDebug

3年前更新76次阅读

国外FPGA数字设计书籍免费分享

该帖子部分内容已隐藏

付费阅读

已售 2

2积分

黄金会员1钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV4-ChipDebug

4年前更新75次阅读

PCIe扫盲——PCIe总线性能评估（有效数据速率估算）

PCIe 前面的文章提到过PCIe总线（Gen1&Gen2）采用了8b/10b编码，因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速...

PCIe扫盲——PCIe总线性能评估（有效数据速率估算）-ChipDebug

PCIe扫盲——PCIe总线性能评估（有效数据速率估算）-ChipDebug

PCIe扫盲——PCIe总线性能评估（有效数据速率估算）-ChipDebug

+6

PCIe扫盲——PCIe总线性能评估（有效数据速率估算）-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新74次阅读

免费分享基于XILINX FPGA的万兆udp工程

该帖子部分内容已隐藏

付费阅读

已售 1

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV1-ChipDebug

3年前发布74次阅读

分享一大波FPGA相关论文，共计204M

该帖子部分内容已隐藏

付费阅读

已售 4

10积分

黄金会员9钻石会员8

此内容为付费阅读，请付费后查看

评分

等级-LV4-ChipDebug

4年前更新72次阅读

PCIe扫盲——PCIe配置空间寄存器快速定位表

PCIe PCI Express的配置空间结构图如下图所示，为了能够快速定位相关寄存器的描述在PCIe Spec中的位置，整理了一个表格，顺便分享到我...

PCIe扫盲——PCIe配置空间寄存器快速定位表-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新71次阅读

PCIe扫盲——Quality of Service简介

PCIe 前面的文章中介绍过，为了保证视频、音频等数据得到优先传输，PCIe总线实现了一种叫做Quality of Service（QoS）的机制。QoS可以...

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

+1

PCIe扫盲——Quality of Service简介-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新70次阅读

PCIe扫盲——复位机制介绍（Fundamental Hot）

PCIe PCIe总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Leve...

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

+1

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新69次阅读

PCIe扫盲——PCI总线的三种传输模式

PCIe 本文来简单地介绍一下PCI Spec规定的三种数据传输模型：Programmed I/O（PIO），Peer-to-Peer和DMA。
三种数据传输模型的示意图...

PCIe扫盲——PCI总线的三种传输模式-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新69次阅读

国外FPGA数字设计推荐书籍免费下载

该帖子部分内容已隐藏

付费阅读

已售 2

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV1-ChipDebug

4年前更新67次阅读

基于FPGA的数字信号处理.pdf 和数字信号处理的FPGA实现_第三版.pdf

该帖子部分内容已隐藏

付费阅读

10积分

黄金会员8钻石会员6

此内容为付费阅读，请付费后查看

评分

等级-LV4-ChipDebug

4年前更新67次阅读

PCIe扫盲——中断机制介绍（INTx）

PCIe 一个简单的PCI总线INTx中断实现流程，如下图所示。
1. 首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（In...

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

+9

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新67次阅读

PCIe扫盲——复位机制介绍（FLR）

PCIe PCIe总线自V2.0加入了功能层复位（Function Level Reset，FLR）的功能。该功能主要针对的是支持多个功能的PCIe设备（Multi-Fun P...

PCIe扫盲——复位机制介绍（FLR）-ChipDebug

PCIe扫盲——复位机制介绍（FLR）-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新67次阅读

国外数字FPGA设计书籍免费分享

该帖子部分内容已隐藏

付费阅读

已售 1

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

评分

等级-LV4-ChipDebug

4年前更新66次阅读

PCIe扫盲——PCIe总线事务层入门（二）

PCIe 前面的文章介绍了TLP的几种类型以及TLP的包结构。这篇文章来详细地聊一聊Non-Posted Transaction（包括Ordinary Read、Locked Re...

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（二）-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新66次阅读

PCIe扫盲——BDF与配置空间

PCIe 前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）...

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新65次阅读

PCIe扫盲——Flow Control基础（二）

PCIe 在任何事务层包（TLP）发送之前，PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后，便会将LinkUp信号变为有...

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

+6

PCIe扫盲——Flow Control基础（二）-ChipDebug

评分

上一页 1 2 345 6…11 下一页跳转

37人已关注

FPGA CPLD资料源码分享-ChipDebug

FPGA CPLD资料源码分享

帖子

314

互动

415

阅读

2.8W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则