首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA CPLD资料源码分享
帖子 314
互动 399
关注 37
2名版主
发布
全部
最新发布
最新回复
热门
精华
Ordinary
3年前更新
53次阅读
关注
最全的毫米波雷达论文免费分享
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
52次阅读
关注
PCIe扫盲——高级错误报告AER（二）
PCIe
这一篇文章讲一讲，高级错误报告（Advanced Error Reporting，AER）关于可校正和不可校正错误的相关寄存器，以及Root如何处理来...
+5
评分
回复
分享
chipdebug
4年前更新
51次阅读
关注
PCIe扫盲——复位机制介绍（Fundamental Hot）
PCIe
PCIe总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Leve...
+1
评分
回复
分享
dazhuang
2年前发布
50次阅读
关注
PCIE协议和mindshare
该帖子部分内容已隐藏
付费阅读
已售 1
10
积分
黄金会员
8
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
49次阅读
关注
Verilog数字系统设计教程 夏宇闻 第3版.pdf
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
49次阅读
关注
PCIe扫盲——Quality of Service简介
PCIe
前面的文章中介绍过，为了保证视频、音频等数据得到优先传输，PCIe总线实现了一种叫做Quality of Service（QoS）的机制。QoS可以...
+1
评分
回复
分享
chipdebug
4年前更新
48次阅读
关注
PCIe扫盲——Ack/Nak 机制详解（二）
PCIe
这一篇文章来简单地分析几个Ack/Nak机制的例子。
Example 1. Example of Ack
Step1 设备A准备依次向设备B发送5个TLP，其对...
+1
评分
回复
分享
chipdebug
4年前更新
48次阅读
关注
PCIe扫盲——复位机制介绍（FLR）
PCIe
PCIe总线自V2.0加入了功能层复位（Function Level Reset，FLR）的功能。该功能主要针对的是支持多个功能的PCIe设备（Multi-Fun P...
评分
回复
分享
chipdebug
4年前更新
47次阅读
关注
PCIe扫盲——PCI-X总线基本概念
PCIe
PCI-X总线在PCI总线的基础上发展而来，其在软件和硬件层面上都是兼容PCI总线的，但是却显著的提高了总线的性能。也就是说PCI-X的...
+1
评分
回复
分享
chipdebug
4年前更新
47次阅读
关注
PCIe扫盲——Flow Control基础（二）
PCIe
在任何事务层包（TLP）发送之前，PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后，便会将LinkUp信号变为有...
+6
评分
回复
分享
chipdebug
4年前更新
47次阅读
关注
PCIe扫盲——PCIe总线性能评估（有效数据速率估算）
PCIe
前面的文章提到过PCIe总线（Gen1&Gen2）采用了8b/10b编码，因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速...
+6
评分
回复
分享
BertramChen
3年前更新
47次阅读
关注
数字设计相关电子书（补发）
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
46次阅读
关注
verilog 学习资料分享
该帖子部分内容已隐藏
付费阅读
已售 1
10
积分
黄金会员
8
钻石会员
6
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
46次阅读
关注
PCIe扫盲——BDF与配置空间
PCIe
前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）...
评分
回复
分享
chipdebug
4年前更新
46次阅读
关注
PCIe扫盲——PCIe错误源详解（二）
PCIe
这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及...
评分
回复
分享
chipdebug
4年前更新
46次阅读
关注
PCIe扫盲——中断机制介绍（INTx）
PCIe
一个简单的PCI总线INTx中断实现流程，如下图所示。
1. 首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（In...
+9
评分
回复
分享
xiemenga11
3年前更新
45次阅读
关注
分享几本FPGA项目管理方面的书
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
1
2
分享
chipdebug
4年前更新
44次阅读
关注
PCIe扫盲——DLLP（数据链路层包）详解
PCIe
首先说明一下，在本次连载的博文中，DLLP一般指的是由发送端的数据链路层发送，接收端的数据链路层接收的数据包，其和事务层（Tr...
+6
评分
回复
分享
chipdebug
4年前更新
44次阅读
关注
PCIe扫盲——物理层逻辑部分基础（一）
PCIe
首先，回顾一下，之前看了很多遍的PCIe的Layer结构图：PCIe中的物理层主要完成编解码（8b/10b for Gen1&Gen2，128b/130b...
评分
回复
分享
yuanxiaowa
3年前更新
44次阅读
关注
Altera FPGA／CPLD设计 基础篇 高级篇(第2版）及光盘下载
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
4
分享
lzh
3年前更新
44次阅读
关注
国外FPGA数字电路设计书籍第4期
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
43次阅读
关注
PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线
PCIe
前面的文章中多次说道，PCIe总线在软件上是向前兼容PCI总线的。因此，PCIe总线完整的继承了PCI总线中的配置空间（Configuration ...
+1
评分
回复
分享
chipdebug
3年前更新
42次阅读
关注
TI的一个频谱分析软件High Speed Data Converter Pro安装包
该帖子部分内容已隐藏
付费阅读
已售 1
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
4年前更新
42次阅读
关注
PCIe扫盲——一个典型的PCI总线周期
PCI总线是一种地址和数据复用的总线，即地址和数据占用同一组信号线AD。PCI总线的所有信号都与时钟信号同步，及所有的信号的变化...
评分
回复
分享
chipdebug
4年前更新
42次阅读
关注
PCIe扫盲——PCIe总线物理层入门
PCIe
前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文...
评分
回复
分享
chipdebug
2年前更新
41次阅读
关注
华为Synplify快速入门.pdf
该帖子部分内容已隐藏
付费阅读
已售 1
30
积分
黄金会员
29
钻石会员
28
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
41次阅读
关注
PCIe扫盲——PCIe总线基本概念
PCIe
PCIe总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。实际上，不仅是PCI总线到PCIe总线，高速串行总线取...
评分
回复
分享
chipdebug
4年前更新
41次阅读
关注
PCIe扫盲——物理层逻辑部分基础（三）
PCIe
这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。回顾一下之前的那张图片：
其中的一个Lane的具体逻辑如下图所示：
其中...
+2
评分
回复
分享
chipdebug
4年前更新
41次阅读
关注
PCIe扫盲——物理层电气部分基础（一）
PCIe
之所以把物理层电气部分的文章放在链路初始化与训练文章的后面，是因为这一部分涉及到一些相关的概念，如Beacon Signal、LTSSM等...
+4
评分
回复
分享
yang9527
3年前更新
41次阅读
关注
分享两本FPGA时序分析精典英文书籍资料
该帖子内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
4
分享
上一页
1
…
3
4
5
6
7
…
11
下一页
跳转
37人已关注
分享
FPGA CPLD资料源码分享
发布
关注
帖子
314
互动
399
阅读
2.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
