首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA CPLD资料源码分享
帖子 314
互动 415
关注 37
2名版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
4年前更新
51次阅读
关注
PCIe扫盲——TLP Header详解（三）
PCIe
Completions
Completions的TLP Header的格式如下图所示：
这里来解释一下Completion Status Codes
· 000b (SC) S...
评分
回复
分享
chipdebug
4年前更新
51次阅读
关注
PCIe扫盲——物理层电气部分基础（二）之De-emphasis
PCIe
这一篇文章中，我们主要来聊一聊PCIe中的信号补偿技术（Signal Compensation）——De-emphasis。需要注意的是，Gen1&Gen2与G...
+2
评分
回复
分享
chipdebug
4年前更新
51次阅读
关注
PCIe扫盲——PCI Express物理层接口（PIPE）
PCIe
PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码...
1
回复
分享
chipdebug
4年前更新
50次阅读
关注
PCIe扫盲——PCI-X总线基本概念
PCIe
PCI-X总线在PCI总线的基础上发展而来，其在软件和硬件层面上都是兼容PCI总线的，但是却显著的提高了总线的性能。也就是说PCI-X的...
+1
评分
回复
分享
chipdebug
4年前更新
50次阅读
关注
PCIe扫盲——物理层逻辑部分基础（三）
PCIe
这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。回顾一下之前的那张图片：
其中的一个Lane的具体逻辑如下图所示：
其中...
+2
评分
回复
分享
chipdebug
4年前更新
50次阅读
关注
PCIe扫盲——PCIe演进方向？CCIX简介
PCIe
摩尔定律逐渐降速，业界需要一同寻找提升计算性能、同时保持低功耗的方法。CCIX联盟的成立旨在实现一种新型互联，专注于新兴的加...
+1
评分
回复
分享
chipdebug
4年前更新
50次阅读
关注
PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线
PCIe
前面的文章中多次说道，PCIe总线在软件上是向前兼容PCI总线的。因此，PCIe总线完整的继承了PCI总线中的配置空间（Configuration ...
+1
评分
回复
分享
chipdebug
4年前更新
48次阅读
关注
PCIe扫盲——PCIe总线数据链路层入门
PCIe
前面的文章介绍过，数据链路层（Data Link Layer）主要进行链路管理（Link Management）、TLP错误检测，Flow Control和Link功耗...
评分
回复
分享
chipdebug
4年前更新
47次阅读
关注
PCIe扫盲——PCIe错误检测机制
PCIe
PCIe总线错误检测囊括了链路（Link）上的错误以及包传递过程中的错误，如下图所示。用户设计的应用程序层中的错误不属于链路传输...
评分
回复
分享
chipdebug
4年前更新
46次阅读
关注
PCIe扫盲——PCIe总线基本概念
PCIe
PCIe总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。实际上，不仅是PCI总线到PCIe总线，高速串行总线取...
评分
回复
分享
chipdebug
4年前更新
45次阅读
关注
PCIe扫盲——Base Limit寄存器详解
PCIe
上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求...
+2
评分
回复
分享
chipdebug
4年前更新
45次阅读
关注
PCIe扫盲——TLP路由（Routing）基础
PCIe
首先来分析一个例子，如下图所示：
当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后...
评分
回复
分享
chipdebug
4年前更新
45次阅读
关注
PCIe扫盲——中断机制介绍（MSI）
PCIe
前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是...
+1
评分
回复
分享
yuanxiaowa
3年前更新
45次阅读
关注
Altera FPGA／CPLD设计 基础篇 高级篇(第2版）及光盘下载
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
4
分享
chipdebug
4年前更新
44次阅读
关注
PCIe扫盲——一个Memory Read操作的例子
PCIe
前面的一系列文章简要地介绍了PCIe总线的结构、事务层、数据链路层和物理层。下面我们用一个简单地的例子来回顾并总结一下。
如...
评分
回复
分享
chipdebug
4年前更新
43次阅读
关注
华为 海思coding style.doc 海思高校合作——QA培训资料 RTL CODE 规范
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
43次阅读
关注
PCIe扫盲——PCI总线中的Reflected-Wave Signaling
PCIe
PCI Spec规定了每个PCI总线上最多可以连接多达32个PCI设备，但是实际上却远远达不到32个，33MHz的32位PCI总线一般只能连接10到12...
评分
回复
分享
chipdebug
4年前发布
42次阅读
关注
NVM Express 1.3.pdf 协议
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
41次阅读
关注
PCIe扫盲——两种中断传递方式
PCIe
为了能够让一些优先级高的事务得到优先处理，PCI总线支持外设中断用以提高总线性能。PCIe总线继承了PCI总线的所有中断特性（...
评分
回复
分享
eurkidu
3年前更新
41次阅读
关注
Hardware_Architectures_for_DeepLearning.pdf
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
3
分享
popomao
3年前发布
41次阅读
关注
ADPCM 压缩解压 原理、c代码、verilog代码和quartus工程
该帖子部分内容已隐藏
付费阅读
已售 1
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
wanakaka
4年前更新
40次阅读
关注
上传个老物件，82c54的cpld/FPGA实现源码及设计文档
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
2
回复
分享
chipdebug
4年前更新
40次阅读
关注
华为 Verilog HDL入门教程.pdf
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
ii1397
4年前发布
39次阅读
关注
FPGA CPLD应用设计200例.pdf
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
lattice_wiki
4年前更新
38次阅读
关注
qpsk调制的FPGA实现详解
该帖子内容已隐藏
付费阅读
10
积分
黄金会员
8
钻石会员
6
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
38次阅读
关注
基于FPGA的嵌入式图像处理系统设计_原魁[译].pdf
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
8
钻石会员
6
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
38次阅读
关注
PCIe扫盲——链路初始化与训练基础（二）
PCIe
前面的文章中提到过，Ordered Sets分别有以下几种：TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS...
评分
回复
分享
popomao
4年前发布
37次阅读
关注
FPGA进阶级资料教程综合资料.7z
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
52fpga
4年前发布
37次阅读
关注
ZYNQ的核心板原理图和PCB, The_Zynq_Book_ebook 中文和英文版.pdf 分享
该帖子部分内容已隐藏
付费阅读
已售 1
6
积分
黄金会员
5
钻石会员
4
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
4年前更新
37次阅读
关注
PCIe扫盲——PCI总线的地址空间分配
PCIe
PCI总线具有32位数据/地址复用总线，所以其存储地址空间为2的32次方=4GB。也就是PCI上的所有设备共同映射到这4GB上，每个PCI设备...
评分
回复
分享
上一页
1
…
4
5
6
7
8
…
11
下一页
跳转
37人已关注
分享
FPGA CPLD资料源码分享
发布
关注
帖子
314
互动
415
阅读
2.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
