此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

1 This specification provides a flexible, low-cost, High-Speed serial interface solution for communication 2 interconnection between components inside a mobile device. Traditionally, these interfaces are CMOS 3 parallel busses at low bit rates with slow edges for EMI reasons. The D-PHY solution enables significant 4 extension of the interface bandwidth for more advanced applications. The D-PHY solution can be realized 5 with very low power consumption.

作者:(美国)哈里斯 (David money harris) (美国)Sarah L.harris 译者:陈虎 目录出版者的话 相关评论 译者序 前言 第1章 二进制 1．1 课程计划 1．2 控制复杂性的艺术 1．2．1 抽象 1．2．2 约束 1．2．3 三条原则 1．3 数字抽象 1．4 数字系统 1．4．1 十进制数 1．4．2 二进制数 1．4．3 十六进制数 1．4．4 字节，半字节和全字 1．4．5 二进制加法 1．4．6 有符号的二进制数 1．5 逻辑门 1．5．1 非门 1．5．2 缓冲 1．5．3 与门 1．5．4 或门 1．5．5 其他二输入逻辑门 1．5．6 多输入门 1．6 数字抽象之下 1．6．1 电源电压 1．6．2 逻辑电平 1．6．3 噪声容限 1．6．4 直流电压传输特性 1．6．5 静态约束 1．7 CMOS晶体管 1．7．1 半导体 1．7．2 二极管 1．7．3 电容 1．7 4nMos和pMOS晶体管 1．7．5 CMOS非门 1．7．6 其他CMOS逻辑门 1．7．7 传输门 1．7．8 类nMOS逻辑 1．8 功耗 1．9 总结和展望 习题 第2章 组合逻辑设计 2．1 引言 2．2 布尔表达式 2．2．1 术语 2．2．2 与或式 2．2．3 或与式 2．3 布尔代数 2．3．1 公理 2．3．2 单变量定理 2．3．3 多变量定理 2．3．4 定理的统一证明方法 2．3．5 等式化简 2．4 从逻辑到门 2．5 多级组合逻辑 2．5．1 减少硬件 2．5．2 推气泡 2．6 X和Z 2．6．1 非法值x 2．6．2 浮空值z 2．7 卡诺图 2．7．1 画圈的原理 2．7．2 卡诺图化简逻辑 2．7．3 无关项 2．7．4 小结 2．8 组合逻辑模块 2．8．1 多路选择器 2．8．2 译码器 2．9 时序 2．9．1 传输延迟和最小延迟 2．9．2 毛刺 2．10 总结 习题 第3章 时序逻辑设计 3．1 引言 3．2 锁存器和触发器 3．2．1 SR锁存器 3．2．2 D锁存器 3．2．3 D触发器 3．2．4 寄存器 3．2．5 带使能端的触发器 3．2．6 带复位功能的触发器 3．2．7 晶体管级的锁存器和触发器设计 3．2．8 小结 3．3 同步逻辑设计 3．3．1 一些有问题的电路 3．3．2 同步时序电路 3．3．3 同步和异步电路 3．4 有限状态机 3．4．1 有限状态机设计实例 3．4．2 状态编码 3．4．3 Moore型状态机和Mealy型状态机 3．4．4 状态机的分解 3．4．5 有限状态机小结 3．5 时序逻辑电路的时序 3．5．1 动态约束 3．5．2 系统时序 3．5．3 时钟偏移 3．5 4亚稳态 3．5．5 同步器 3．5．6 分辨时间的推导 3．6 并行 3．7 总结 习题 第4章 硬件描述语言 4．1 引言 4．1．1 模块 4．1．2 硬件描述语言的起源 4．1．3 模拟和综合 4．2 组合逻辑 4．2．1 按位操作符 4．2．2 注释和空格 4．2．3 缩减运算符 4．2．4 条件赋值 4．2．5 内部变量 4．2．6 优先级 4．2．7 数字 4．2．8 z和x 4．2．9 位混合 4．2．1 0延迟 4．2．1 1VHDL库和类型 4．3 结构建模 4．4 时序逻辑 4．4．1 寄存器 4．4．2 可复位寄存器 4．4．3 带使能端的寄存器 4．4．4 多寄存器 4．4．5 锁存器 4．5 更多组合逻辑 4．5．1 选择语句 4．5．2 if语句 4．5．3 Verilog的easez语句 4．5．4 阻塞式和非阻塞式赋值 4．6 有限状态机 4．7 参数化模块 4．8 测试程序 4．9 总结 习题 第5章 常见数字模块 5．1 引言 5．2 算术电路 5．2．1 加法 5．2．2 减法 5．2．3 比较器 5．2．4 算术逻辑单元 5．2．5 移位器和循环移位器 5．2．6 乘法 5．2．7 除法 5．2．8 深入阅读 5．3 数制系统 5．3．1 定点数系统 5．3．2 浮点数系统 5．4 时序电路模块 5．4．1 计数器 5．4．2 移位寄存器 5．5 存储器阵列 5．5．1 概述 5．5．2 动态随机访问存储器 5．5．3 静态随机访问存储器 5．5．4 面积和延迟 5．5．5 寄存器文件 5．5．6 只读存储器 5．5．7 使用存储器阵列的逻辑 5．5．8 存储器的硬件描述语言 5．6 逻辑阵列 5．6．1 可编程逻辑阵列 5．6．2 现场可编程门阵列 5．6．3 阵列实现 5．7 总结 习题 第6章 体系结构 6．1 引言 6．2 汇编语言 6．2．1 指令 6．2．2 操作数：寄存器、存储器和常数 6．3 机器语言 6．3．1 R一类型指令 6．3．2 I一类型指令 6．3．3 J一类型指令 6．3．4 解释机器语言码 6．3．5 程序存储 6．4 编程 6．4．1 算术／逻辑指令 6．4．2 分支 6．4．3 条件语句 6．4．4 循环 6．4．5 数组 6．4．6 过程调用 6．5 寻址方式 6．6 编译、汇编和加载 6．6．1 内存图 6．6．2 转换成二进制代码和开始执行程序 6．7 其他主题 6．7．1 伪指令 6．7．2 异常 6．7．3 有符号和无符号的指令 6．7．4 浮点指令 6．8 真实世界透视：IA一32结构 6．8．1 IA一32的寄存器 6．8．2 IA一32的操作数 6．8．3 状态标志 6．8．4 IA一32指令集 6．8．5 IA一32指令编码 6．8．6 IA一32的其他特性 6．8．7 小结 6．9 总结 习题 第7章 微结构 7．1 引言 7．1．1 体系结构状态和指令集 7．1．2 设计过程 7．1．3 MIPS微结构 7．2 性能分析 7．3 单周期处理器 7．3．1 单周期数据路径 7．3．2 单周期控制 7．3．3 更多指令 7．3．4 性能分析 7．4 多周期处理器 7．4．1 多周期数据路径 7．4．2 多周期控制 7．4．3 更多指令 7．4．4 性能分析 7．5 流水线处理器 7．5．1 流水线数据路径 7．5．2 流水线控制 7．5．3 冲突 7．5．4 更多指令 7．5．5 性能分析 7．6 硬件描述语言表示 7．6．1 单周期处理器 7．6．2 通用模块 7．6．3 测试程序 7．7 异常 7．8 高级微结构 7．8．1 深流水线 7．8．2 分支预测 7．8．3 超标量处理器 7．8．4 乱序处理器 7．8．5 寄存器重命名 7．8．6 单指令流多数据流 7．8．7 多线程 7．8．8 多处理器 7．9 现实世界透视：IA一32微结构 7．10 总结 习题 第8章 存储器系统 8．1 引言 8．2 存储器系统性能分析 8．3 高速缓存 8．3．1 高速缓存中存放的数据 8．3．2 高速缓存中的数据查找 8．3．3 数据的替换 8．3．4 高级高速缓存设计 8．3．5 MIPS处理器中高速缓存的发展 8．4 虚拟存储器 8．4．1 地址转换 8．4．2 页表 8．4．3 地址转换后备缓冲 8．4．4 存储器保护 8．4．5 替换策略 8．4．6 多级页表 8．5 内存映射I／O 8．6 现实世界透视：IA一32存储器和I／O系统 8．6．1 IA一32高速缓存系统 8．6．2 IA一32虚拟存储器 8．6．3 IA一32的直接I／O编程机制 8．7 总结 习题 附录A数字系统实现 附录BMIPS指令 延伸阅读材料

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解 压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算 机或微处理器来完成。这就是为什么我们常用 C、Pascal 或汇编语言来编写程序，以研究 算法的合理性和有效性的道理。 在数字信号处理的领域内有相当大的一部分工作是可以事后处理的。我们可以利用通 用的计算机系统来处理这类问题。如在石油地质调查中，我们通过钻探和一系列的爆破， 记录下各种地层的回波数据，然后用计算机对这些数据进行处理，去除噪声等无用信息， 最后我们可以得到地层的构造，从而找到埋藏的石油。因为地层不会在几年内有明显的变 化，因此花几十天的时间把地层的构造分析清楚也能满足要求。这种类型的数字信号处理 是非实时的，用通用的计算机就能满足需要。 还有一类数字信号处理必须在规定的时间内完成，如在军用无线通信系统和机载雷达系统 中我们常常需要对检测到的微弱信号增强、加密、编码、压缩，在接收端必须及时地解压 缩、解码和解密并重现清晰的信号。我们很难想象用一个通用的计算机系统来完成这项工 作，因此，我们不得不自行设计非常轻便小巧的高速专用硬件系统来完成该任务。 有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规 定的时间内完成必须的运算。我们必须为这样的运算设计专用的硬线逻辑电路，这可以在 高速 FPGA 器件上实现或制成高速专用集成电路。这是因为通用微处理器芯片是为一般目的 而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存贮器中，然后在微 处理器芯片控制下，按时钟的节拍，逐条取出指令、分析指令，然后执行指令，直至程序 的结束。微处理器芯片中的内部总线和运算部件也是为通用的目的而设计，即使是专为信 号处理而设计的通用微处理器，因为它的通用性，也不可能为某一个特殊的算法来设计一 系列的专用的运算电路，而且其内部总线的宽度也不能随意改变，只有通过改变程序，才 能实现这个特殊的算法。因而其运算速度就受到限制。 本章的目的是想通过对数字信号处理、计算（Computing）、算法和数据结构、编程语言和 程序、体系结构和硬线逻辑等基本概念的介绍，了解算法与硬线逻辑之间的关系从而引入 利用 Verilog HDL 硬件描述语言设计复杂的数字逻辑系统的概念和方法。向读者展示一种 九十年代才真正开始在美国等先进的工业国家逐步推广的数字逻辑系统的设计方法。借助 于这种方法，在电路设计自动化仿真和综合工具的帮助下，只要我们对并行的计算结构有

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看

此内容为付费阅读，请付费后查看