首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题,如仿真,时序,设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
yang9527
VCS+Verdi和Xrun+Indago简单仿真环境搭建
2
yang9527
2年前发布
107
0
1
BertramChen
深度学习FPGA实现数据计算
11
BertramChen
2年前发布
26
0
0
BertramChen
FPGA设计的8大重要知识点,你都get了吗?
5
BertramChen
2年前发布
7
0
0
BertramChen
FPGA布线拥塞主要原因及解决方法
7
BertramChen
2年前发布
46
0
0
BertramChen
FPGA学习经验总结
BertramChen
2年前发布
10
0
0
mscststs
芯片架构师需要思考的一些问题
2
mscststs
2年前发布
3
0
0
mscststs
FPGA开发设计必经之路:时序分析
11
mscststs
2年前发布
11
0
0
mscststs
FPGA跨时钟域处理3大方法揭秘!
3
mscststs
2年前发布
11
0
0
mscststs
FPGA基础知识,入门必看!
6
mscststs
2年前发布
6
0
0
chipdebug
FPGA 产生伪随机数(LFSR)的verilog代码
chipdebug
2年前发布
10
0
0
yzllee
FPGA实现简单乘法的一种方法
1
yzllee
2年前发布
14
0
0
liximomo
基于 FPGA 的模拟 I²C协议设计(附verilog代码)
22
liximomo
1年前回复
38
0
1
Charlie_Jade
FPGA电源设计总结
Charlie_Jade
2年前发布
11
0
0
Charlie_Jade
ADC内部原理知道吗?
7
Charlie_Jade
2年前发布
2
0
0
comehope
设计一个 RISC-V CPU,第 1 部分:软件工程师如何学习FPGA和硬件设计描述语言
4
comehope
2年前发布
6
0
0
followWinter
FPGA芯片简介
18
followWinter
2年前发布
1
0
0
Simeone_xu
逆向拆解FPGA芯片,从版图级带你深入了解其原理
23
Simeone_xu
2年前发布
92
0
0
Simeone_xu
FPGA性能问题探讨(一)
7
Simeone_xu
2年前发布
7
0
0
lailailee
已解决
modelsim 仿真报错Failed to find ‘video_cap_new’ in hierarchical name ‘video_cap…
lailailee
2年前回复
23
2
0
Cryingcat
已解决
在FPGA上移植 risc V和cortex m0 哪个资源消耗的多啊?
Cryingcat
2年前回复
29
1
0
chipdebug
基于FPGA实现图像裁剪
7
chipdebug
9个月前回复
330
5
0
chipdebug
Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
1
chipdebug
1个月前回复
418
12
0
chipdebug
请问一下海德汉endat2.2协议中哪部分是绝对位置数据?
2
chipdebug
2年前发布
20
0
0
chipdebug
FPGA实现曼彻斯特编码和解码
1
chipdebug
17天前回复
90
7
0
chipdebug
8B / 10B Encode/Decode详解
9
chipdebug
1年前回复
45
3
0
Jackle910
Xilinx FPGA PCIE之DMA
Jackle910
2年前发布
77
0
1
Fuge
用于边缘计算、云计算的FPGA芯片以及相应开发板,有哪些性价比高一些?
Fuge
4年前发布
144
5
0
qinchxiong
FPGA 实现视频拉伸或转换
qinchxiong
4年前发布
175
7
0
chipdebug
精
FPGA实现基于LUT(查找表)的DDS的设计(含matlab和verilog源码)
5
chipdebug
1个月前回复
1132
10
4
weakish
看思维导图:一文带你学Verilog HDL语言
7
weakish
2年前发布
25
0
0
上一页
1
…
8
9
10
11
12
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题,如仿真,时序,设计思路等。
发布
关注
帖子
610
互动
399
阅读
4.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则