FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug
FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 610互动 399关注 53
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布
Incess的头像-ChipDebugIncess等级-LV1-ChipDebug

Verilog语言编程规范

Incess等级-LV1-ChipDebug2年前发布
2200
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

SerDes扫盲27

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug2年前发布
5100
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持9

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug2年前发布
4200
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

PCIe中的Crosslink与Multi-Root/Multi-Processor系统2

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug2年前发布
1400
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

PCIe扫盲——物理层逻辑部分基础（二）11

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug2年前发布
1200
followWinter的头像-ChipDebugfollowWinter等级-LV1-ChipDebug

MIPI DSI 接口协议介绍14

followWinter等级-LV1-ChipDebug2年前发布
16300
Mr_taotie的头像-ChipDebugMr_taotie等级-LV1-ChipDebug

基于xilinx-IP的多通道FIR滤波器15

Mr_taotie等级-LV1-ChipDebug2年前发布
10000
Mr_taotie的头像-ChipDebugMr_taotie等级-LV1-ChipDebug

浅谈XILINX FPGA CLB单元 之 进位逻辑链5

Mr_taotie等级-LV1-ChipDebug2年前发布
4000
littleLyon的头像-ChipDebuglittleLyon等级-LV1-ChipDebug

滤波器的功能和分类

littleLyon等级-LV1-ChipDebug2年前发布
400
littleLyon的头像-ChipDebuglittleLyon等级-LV1-ChipDebug

为什么以及如何使用聚合物铝电容器为 CPU、ASIC、FPGA 和 USB 有效供电6

littleLyon等级-LV1-ChipDebug2年前发布
200
littleLyon的头像-ChipDebuglittleLyon等级-LV1-ChipDebug

从本质上谈Verilog与C语言的区别

littleLyon等级-LV1-ChipDebug2年前发布
3300
XYShaoKang的头像-ChipDebugXYShaoKang等级-LV1-ChipDebug

FPGA学习、一起来了解一下FIFO！1

XYShaoKang等级-LV1-ChipDebug2年前发布
800
BertramChen的头像-ChipDebugBertramChen等级-LV1-ChipDebug

FPGA学习笔记5

BertramChen等级-LV1-ChipDebug2年前发布
1400
BertramChen的头像-ChipDebugBertramChen等级-LV1-ChipDebug

FPGA学习-8B/10B编码4

BertramChen等级-LV1-ChipDebug2年前发布
1300
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA学习-AXI总线协议时序16

Jackle910等级-LV1-ChipDebug2年前发布
700
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA 时序约束 一 如何查看时序错误4

Jackle910等级-LV1-ChipDebug2年前发布
1400
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA时序约束之时钟周期约束4

Jackle910等级-LV1-ChipDebug2年前发布
700
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA时序约束理论之伪路径1

Jackle910等级-LV1-ChipDebug2年前发布
700
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA学习-关于延迟的用法7

Jackle910等级-LV1-ChipDebug2年前发布
800
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

CAN总线为什么要有两个120Ω的终端电阻3

Jackle910等级-LV1-ChipDebug2年前发布
13500
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA学习-FIFO使用小结6

Jackle910等级-LV1-ChipDebug2年前发布
400
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA学习-m序列信号发生器4

Jackle910等级-LV1-ChipDebug2年前发布
200
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

Vivado工程经验与时序收敛技巧3

Jackle910等级-LV1-ChipDebug2年前发布
1300
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA开发中时序不满足（建立时间）的典型案例及解决方法4

Jackle910等级-LV1-ChipDebug2年前发布
800
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA数字信号截位分析和位宽设计2

Jackle910等级-LV1-ChipDebug2年前发布
1100
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

DDR3地址和容量计算、Bank理解1

Jackle910等级-LV1-ChipDebug2年前发布
1800
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

FPGA学习和发展方向

Jackle910等级-LV1-ChipDebug2年前发布
1300
mscststs的头像-ChipDebugmscststs等级-LV1-ChipDebug

Vivado修改IP源文件的注意事项3

mscststs等级-LV1-ChipDebug2年前发布
5300
mscststs的头像-ChipDebugmscststs等级-LV1-ChipDebug

FPGA学习-CRC校验8

mscststs等级-LV1-ChipDebug2年前发布
700
mscststs的头像-ChipDebugmscststs等级-LV1-ChipDebug

Xilinx SRL16E 使用详解1

mscststs等级-LV1-ChipDebug2年前发布
800
1…910111213…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面