首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
北落师门-
求一个能用的实现SPWM波的Verilog代码
北落师门-
2年前回复
134
1
-1
popomao
modelsim新增技巧之coverage和tcl
popomao
2年前发布
82
0
0
popomao
FPGA实现丢掉错误包的代码示例
popomao
2年前发布
69
0
0
popomao
FPGA 实现 FFT 相关资料 (可视化复分析)Needham.visual-complex-analysis 分享
popomao
9个月前回复
90
2
0
popomao
FPGA DIY《数字示波器原理大全》文档分享
popomao
2年前发布
100
1
0
popomao
CAN总线接口资料分享
popomao
2年前发布
64
1
0
popomao
FPGA对接USB芯片必备资料分享
popomao
2年前发布
73
1
0
popomao
FPGA 实现 DDS 源码分享
popomao
2年前发布
77
1
0
popomao
《FPGA并行编程以HLS实现数字信号处理为例》PDF档分享
popomao
1年前回复
93
2
0
popomao
华为内部FPGA技术文档 FPGA之FIFO经验
popomao
2年前发布
310
1
0
popomao
《卷积神经网络的FPGA并行加速方案设计》pdf分享
popomao
2年前发布
125
1
0
popomao
NXP MPU IMX 系列上的Linux Android HarmonyOS 开发从入门到放弃 (一)
21
popomao
3年前发布
259
0
0
压着我头发啦
SDK EXPRESSIONS怎么加数组
1
压着我头发啦
3年前发布
42
1
0
jsh560
FPGA 代码AS固化后问题
jsh560
3年前发布
35
0
0
popomao
分享一个最NB的GVIM verilog 插件，撸起fpga代码来让你事半功倍
popomao
3年前发布
110
0
0
popomao
FMC 子板 12bit 4通道 125M LVDS ADC FL9627 FPGA verilog 驱动源代码
popomao
3年前发布
102
1
0
popomao
real类型的数据在仿真的时候为什么没有小数位?
popomao
3年前发布
35
1
0
popomao
verilog怎样实现取对数的函数来自定义位宽
popomao
3年前发布
69
1
0
popomao
[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第二回书
30
popomao
3年前发布
164
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第一回书
4
popomao
3年前发布
105
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] 手把手教你如何加扰数据（伪随机）
19
popomao
3年前发布
456
0
0
popomao
ASIC和FPGA其实是两个行业,就像verilog和c是两个不同的语言一样
popomao
2年前回复
212
1
1
Gemini
EDA状态机工具为啥点击下载图片下载不了呢？
Gemini
3年前发布
48
1
0
陈善卓
用quartus软件准备下载程序是点击programmer时软件就卡死
陈善卓
3年前发布
47
0
0
璆
FPGA开发板连接问题
璆
3年前发布
86
1
0
popomao
[FPGA 实现及PCIe IP 核知识点] 写为什么不能超越写？和你想象的一样吗？
5
popomao
3年前发布
100
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] 为什么Non-Posted请求必须接受被人插队？
2
popomao
3年前发布
335
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] CRC系列5 – PCIe Gen6 8Byte CRC
4
popomao
3年前发布
136
0
0
蓝色熊猫侠
请教大佬们，quartus中用DDS进行混频时，modelsim仿真波形不对是怎么回事啊？
1
蓝色熊猫侠
3年前发布
71
1
0
不想加班_85
vivado中axi总线读写问题
2
不想加班_85
3年前发布
65
1
0
上一页
1
…
12
13
14
15
16
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
4.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
