首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
popomao
一文读懂高速互联的阻抗及反射 上中下 汇总
popomao
3年前发布
173
0
0
北落师门-
如何使用AD/DA模块实现FPGA的收发
北落师门-
3年前发布
177
1
0
popomao
[FPGA 实现及PCIe IP 核知识点] 怎样读取PCI configuration space in Legacy way
popomao
3年前发布
66
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] x86架构与PCI架构的关系
popomao
3年前发布
28
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] 什么是TX均衡系数？
8
popomao
3年前发布
51
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] Excel也能画出PCIE TX均衡后的波形？
10
popomao
3年前发布
31
0
0
popomao
[FPGA 实现及PCIe IP 核知识点] NVMe 热插拔过程以及常见问题（一）
1
popomao
3年前发布
274
0
0
压着我头发啦
使用XCZU4EG-FBVB900发现几个电源对地阻值很低，不敢上电
压着我头发啦
3年前发布
24
1
0
popomao
PCIe中Lane的个数问题
popomao
3年前发布
79
0
0
popomao
log2在verilog里面到底有什么用？
3
popomao
3年前发布
160
0
0
popomao
verilog2005的操作之对数函数
2
popomao
3年前发布
280
0
0
hawkgreen
如何访问类型是generic的外设的寄存器?[vitis2019.2]
3
hawkgreen
3年前发布
26
1
0
rqqt
FPGA用Avalon传输数据到NIOS中，数据传输不过去
rqqt
3年前发布
12
0
0
sea.li
不同时钟域下如何稳定的将8bit数据位宽转到10bit数据位宽
sea.li
3年前发布
41
1
0
PST1787979262
axi_ad9361的使用
PST1787979262
3年前发布
67
2
0
inner
精
[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？
7
inner
3年前发布
1639
0
1
奇偶兔
求问PLL时钟输出引脚在ucf文件中该如何编写
奇偶兔
3年前发布
23
0
0
ii1397
[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？
9
ii1397
3年前发布
97
0
0
ii1397
[FPGA 实现及PCIe IP 核知识点]TxEQ小实验
10
ii1397
3年前发布
38
0
0
北落师门-
调用IP核mif文件时报错
1
北落师门-
3年前发布
35
1
0
北落师门-
我找了一个AD采样程序，但一些细节问题不太懂
3
北落师门-
3年前发布
100
1
0
Wmj123
DMA往SSD中传输数据
Wmj123
3年前发布
22
0
0
xi_gua
NIOS II 软核怎么控制FPGA芯片的引脚
xi_gua
3年前发布
50
1
0
han1003441956
关于FPGA进行外部边沿检测，检测不准确问题？
1
han1003441956
3年前发布
134
5
0
chipdebug
对FPGA的时钟定义的理解
1
chipdebug
3年前发布
46
0
0
chipdebug
FPGA时钟的偏差 —— 时钟倾斜Jitter
2
chipdebug
3年前发布
159
0
0
1179334628@qq.com
FPGA AD9238采集信号通过HDMI输出显示波形实验时的问题
1
1179334628@qq.com
3年前发布
88
1
0
1179334628@qq.com
IO port ‘sys_clk’ is driving multiple buffers. This will lead to unplaceable/unroutable situation. The buffers connected are: video_clock_inst/inst/clkin1_ibufg {IBUF} adc_pll_inst/inst/clkin1_ibufg {IBUF}
1179334628@qq.com
3年前发布
174
0
0
北落师门-
移位拼接代码是啥意思，这里没看懂
4
北落师门-
3年前发布
122
1
0
aqing11111
前10秒启动程序编写verilog
aqing11111
3年前发布
113
2
0
上一页
1
…
13
14
15
16
17
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
4.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
